## 精读笔记 - 利用VFTLP（Very fast TLP）分析ESD保护晶体管的开关行为 Meta Date: Title Analyzing the switching behavior of ESD-protection transistors by very fast transmission line pulsing Journal Journal of Electrostatics 1 st Author Wolf Heinrich,Gieser Hors ...

TamperMonkey：油猴脚本插件超详细图文教程 No.203 - TamperMonkey：油猴脚本插件超详细图文教程 FocusOn：计算机周边资讯，各类App/客户端评测，软件工具资源搜罗整合，正经计算机关联知识科普，主题图片壁纸 正 文 ▽ 本期聊一个浏览器插件：TamperMonkey，这是一款非 ...

先说串口 因为之前写过一篇UART，通用 串行异步通讯协议 ， UART的相关资料 因为UART没有时钟信号，无法控制何时发送数据，也无法保证双发按照完全相同的速度接收数据。 因此，双方以不同的速度进行数据接收和发送，就会出现问题。 如果要解决这个问题，UART为每个字节添加额外的 起始位 和 停止位 ，以帮助接 ...

目录 一、简介 1、sed介绍 2、sed工作原理 3、正则表达式概念 4、正则表达式的匹配过程 二、基本正则表达式 1. 符号. 2. 符号* 3. 符号 # sed 选项与参数： -n ：使用安静(silent)模式。在一般 sed 的用法中，所有来 ...

复制保存自用

1 buffer 是什么？ 所谓增加 buffer ， buffer 一般是几级器件尺寸逐步增大的反相器或类似结构的电路，以使得电阻在获得所需的驱动能力时，在功耗延时积上也达到最优。前后级的最佳驱动比例在2.718左右。 buffer 实际就是两个串联的反相器，常用于时钟路径中，用于增加时钟驱动能力， ...

VCS/VCSMX 一般仿真步骤 VCS仿真可以分成两步法或三步法， 对Mix language， 必须用三步法。仿真前要配置好synopsys_sim.setup文件， 里边有lib mapping等信息。设置环境变量'setenv SYNOPSYS_SIM_SETUP /xxx/xxx/synopsys_sim.setup'. VCS对应的waveform工具有DVE和Verdi， DVE因为是原生的，所 ...

1.VCS的仿真选项分编译（compile-time）选项和运行（run-time）选项，同时本文增加了调试选项。 1.1 VCS常用的编译选项 选项 说明 -assertdumpoff| enable_diag| filter_past 定义SystemVerilog断言（SVA） dumpoff：禁止将SVA信息DUMP到VPD中 enable_diag：使能SVA结果报告由运行 ...

根据电子制造业长期以来的品质管控数据统计结果来看，整个半导体生产制造过程中，约有50%~70%的品质不良，都是由产品被污染所致。 污染是半导体产业面临的重大挑战，它有可能扼杀芯片制造业的萌芽。昨天看似微不足道的问题，可能在明天成为导致芯片彻底失效的致命缺陷。 一、污染类 ...