speedzheng23的个人空间 https://blog.eetop.cn/xiaogangzheng [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料
统计信息

已有 49 人来访过

  • 积分: 12466
  • 资产: 12466
  • 发贴收入: 116
  • 推广收入: --
  • 附件收入: --
  • 下载支出: 2370
  • 好友: 3
  • 主题: 4
  • 日志: 9
  • 相册: --
  • 分享: --

    现在还没有相册

    现在还没有记录

  • 暂无资料项或无权查看

查看全部个人资料

    现在还没有动态

env pull-up/down 2024-09-26
// P11 (Pull-up), P22(Pull-down) Control tri1  p11_pup; tri0  P22_pdn; trireg  Pup_en_P11, Pdn_en_P22; reg     Pup ...
(331)次阅读|(0)个评论
SyestemVerilog Assertion 2024-07-04
bind用法 bind module_name1 module_name2 inst_name(); module_name1:被bind的module module_name2:发起bind的module 应用场景:module_name2中做assert ...
(550)次阅读|(0)个评论
assertion_2 2024-07-04
sequence s_state_transition(state, state1, state2);   (state == state1 || state == state2) throughout (state == state2) ; endsequence pro ...
(476)次阅读|(0)个评论
assertion_1 2024-07-04
property p_chk_val(clk, rst, en, cyc, sig, val);   @(posedge clk)   disable iff (rst)   en |-> ##cyc sig === val; endprop ...
(312)次阅读|(0)个评论
IP接续 2024-06-18
中断模块interface及RTL生成 1:如果有上一个产品参考,需确认上一版的信号名和极性(尽量保持信号名一致) 2:需确认来自输入信号IP的极性,以及输出到IP所需的 ...
(328)次阅读|(0)个评论
uvm 2024-05-27
uvm_component→uvm_object→uvm_void driver和sequencer是component;uvm_sequence_item和uvm_sequence是object。 uvm_config_db#(virtual my_if)::set ...
(341)次阅读|(0)个评论

查看更多

你需要登录后才可以留言 登录 | 注册


现在还没有留言

最近访客

现在还没有访客

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 16:17 , Processed in 0.012002 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部