设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

最新发表的日志| 推荐阅读的日志 | 芯片设计 | 硬件设计 | 嵌入式 | 人工智能 | 生活杂谈 | 其他

分享经验: zhouxuan2016 2023-12-11 10:43; 1 查看捕捉点设置是否正确.08工艺为0.1,06工艺为0.05,05工艺为0.025. (这个很重要，通过快捷键E来设置） 2 Cell名称不能以数字开头.否则无法做DRACULA检查. 3 布局前考虑好出PIN的方向和位置 4 布局前分析电路，完成同一功能的MOS管画在一起 5 对两层金属走向预先订好。一个图中栅的走向尽量一致，不要有横有竖。 6 ...; 406 次阅读|0 个评论热度 6

分享如何超过大多数人————-转自酷壳 https://coolshell.cn/: hebut_wolf 2023-12-6 15:47; 当你看到这篇文章的标题，你一定对这篇文章产生了巨大的兴趣，因为你的潜意识在告诉你，这是一本人生的“武林秘籍”，而且还是左耳朵写的，一定有干货满满，只要读完，一定可以练就神功并找到超过大多数人的快车道和捷径……然而…… 当你看到我这样开篇时， ...; 901 次阅读|2 个评论热度 19

分享如何plot后仿节点的电压和电流: Empty_1313 2023-11-30 16:54; 最近在用spectre做后仿时plot内部节点时遇到了一些麻烦，经过一段时间的摸索，总结出了两种保存内部节点电压和端口电流的方法。 1、如果生成的是calibreview，可以直接从ADE L中的setup outputs-from design添加对应节点或端口。 2、如果生成的是dspf等格式的网表，首先找到网表中需要保存的节点或者 ...; 1380 次阅读|9 个评论热度 14

分享私信图床-在由schematic生成symbol时，如何将symbol框与pin之间的连线，自动设置为短 ...: yanpflove 2023-11-25 09:18; 686 次阅读|0 个评论热度 4

分享 Chatgpt和文心教你：如何成为物理设计工程师？有一个不靠谱: jackzhang 2023-11-22 12:06; 众所周知，物理设计在芯片设计中具有非常重要的作用。近日看到公众号的一篇文章： Chatgpt教你如何成为物理设计工程师。向 chatgpt提问：如何成为物理设计工程师它的回答如下：成为物理设计工程师通常需要一定的教育背景和技能培训。以下是一些建议的步骤：教育背景：通 ...; 3503 次阅读|3 个评论热度 14

分享封装: teresa_xie 2023-11-17 15:18; 备注：资料来源《芯片制造--半导体工艺制程实用教程第五版》在应用于电路或者电子产品之前，单个芯片需从晶圆整体分离出，多数情况下，被置入一个保护性的封装体中； ①可以直接安装在陶瓷衬底的表面作为混合电路的一部分；②与其他芯片一起安装到一个大型的封装体中，作为芯片模块（ MCN ）的一部分；③或 ...; 431 次阅读|0 个评论热度 3

分享异或XOR和同或XNOR的区别: 研究生笑笑 2023-11-9 19:42; https://www.geeksforgeeks.org/what-is-the-difference-between-xor-and-xnor-gate/# 异或是exclusive or，是以或运算的唯一性为真，所以解释为大家熟知的不同为真，相同为0。因为0和1不同时，1就是唯一的。同或是异或的反函数，为not XOR。; 495 次阅读|1 个评论热度 11

分享数字模块中穿线: 金城黄 2023-11-9 18:03; verilog文件修改： input A_in; output A_out; assign A_out = A_in ; 增加的穿线DEF文件和网表上都要有。; 322 次阅读|0 个评论热度 11

分享模拟学习笔记——零极点分析（2、s域，频域和时域的关系）: CCT111 2023-11-9 17:29; 每次想弄清楚零极点的物理本质是什么，如何对系统产生影响（大学信号与系统没好好学)，网上找一下相关内容，总能看到 ”Hs=A0/(s+a）极点为s=-a s=jw 所以w=a时增益-20db/十倍频 “类似的结论。虽然也可以分析电路，但仔细想一想总让人一脸懵逼。s不是等于 σ+jw吗，怎么变成了jw，jw又变成了w, ...; 4963 次阅读|14 个评论热度 54

分享 CMOS集成电路闩锁效应学习笔记: silence201314 2023-11-7 20:51; 部分是为了抄写，加深印象，并没有仔细整理。 CMOS工艺技术中固有的寄生NPN和PNP会相互耦合形成PNPN结构，在一定条件下PNPN结构会被触发，形成低阻通路，产生大电流和高温烧毁集成电路。改善集成电路闩锁效应问题的技术：重掺杂外延埋层工艺降低衬底等效电阻；双阱CMOS可以分别调节NW和PW的掺杂浓度来降低他 ...; 544 次阅读|0 个评论热度 11

1 2 3 456 7 8 9 10 ... 81 / 81 页下一页

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-4 05:28 , Processed in 0.015793 second(s), 2 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部