silence201314的个人空间 https://blog.eetop.cn/laura [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

CMOS集成电路闩锁效应学习笔记

热度 11已有 919 次阅读| 2023-11-7 20:51 |个人分类:ESD学习笔记|系统分类:芯片设计| ESD

部分是为了抄写,加深印象,并没有仔细整理。


CMOS工艺技术中固有的寄生NPN和PNP会相互耦合形成PNPN结构,在一定条件下PNPN结构会被触发,形成低阻通路,产生大电流和高温烧毁集成电路。


改善集成电路闩锁效应问题的技术:

重掺杂外延埋层工艺降低衬底等效电阻;

双阱CMOS可以分别调节NW和PW的掺杂浓度来降低他们的等效电阻;

深沟槽隔离技术降低寄生双极型晶体管的放大系数;

倒阱工艺技术降低寄生双极型晶体管的放大系数、降低衬底等效电阻。

1

点赞

刚表态过的朋友 (1 人)

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 2

    关注
  • 1

    粉丝
  • 1

    好友
  • 1

    获赞
  • 0

    评论
  • 188

    访问数
关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-21 20:49 , Processed in 0.021761 second(s), 15 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部