EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

金城黄的个人空间 https://blog.eetop.cn/qq648202744 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

日志

数字模块中穿线

热度 11已有 752 次阅读| 2023-11-9 18:03 |个人分类:PR|系统分类:芯片设计| pr, encounter

verilog文件修改：

input [3:0] A_in;

output [3:0] A_out;

assign A_out[3:0] = A_in[3:0] ;

增加的穿线DEF文件和网表上都要有。

刚表态过的朋友 (1 人)

HDZ980104

收藏分享邀请举报

全部作者的其他最新日志

评论 (0 个评论)

金城黄

0
周排名
0
月排名
0
总排名
8
关注
5
粉丝
9
好友
10
获赞
5
评论
330
访问数

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-3-29 14:52 , Processed in 0.022329 second(s), 16 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部