注册 登录
EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

Iamliutt的个人空间 https://blog.eetop.cn/?1760774 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 广播 主题 分享 留言板 个人资料
统计信息

已有 6670 人来访过

  • 积分: 9235
  • 资产: 9235
  • 发贴收入: 82
  • 推广收入: --
  • 附件收入: --
  • 下载支出: 912
  • 好友: 12
  • 主题: 1
  • 日志: 41
  • 相册: 1
  • 分享: --
相册
记录

    现在还没有记录

个人资料
  • 暂无资料项或无权查看

查看全部个人资料

动态

    现在还没有动态

日志
如何将calibre嵌入virtuoso 2025-09-18
转载自：https://www.bilibili.com/opus/1074506959566143509 如何将calibre嵌入virtuoso 洛奇学长-Rocky 2025年06月04日 13:55 ...
(335)次阅读|(0)个评论
linux下压缩文件并进行加密设置 2025-08-22
(530)次阅读|(0)个评论
lvs.rep.ext中出现的假open circuit WARNING 2025-06-13
如下图所示：经过实际对比对应坐标的net 发现open circuit 出现的地方是 2两条不同的net ，但是两条net 的 name 一样 ，只有最后一个字母N是大写还是小写的区 ...
(467)次阅读|(0)个评论
techfile_lib_* 之间的区别 2025-06-11
在集成电路（IC）设计流程中，PDK（Process Design Kit）提供的 `techfile_lib_pcell`、`techfile_lib_pycell` 和 `techfile_synopsys` 文件服务于不同目的， ...
(459)次阅读|(0)个评论
DRC 如何选择rule进行检查 2025-04-25
(1) 定义一个不检查rule的group，然后选择不检查该group： GROUP   my_rule    ?_density? DRC UNSELECT  CHECK   my_ru ...
(1139)次阅读|(0)个评论
先进平台（7nm）layout effect 2025-04-17
注：并不是所有的layout effect都存在于每一个MOSFET model中： 有以下6中 layout effect及其对应的instance parameter： （1）LOD(PO to OD edge distance) ...
(667)次阅读|(0)个评论

查看更多

留言板全部
你需要登录后才可以留言 登录 | 注册

tommi.wei 2024-5-8 20:33
请问STCU您了解？
Iamliutt 2020-10-1 15:21
国庆中秋节快乐~
jsding 2020-9-4 09:10
你是在学习版图吗？
查看全部
最近访客
关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-30 08:57 , Processed in 0.018658 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部