mark:用来标识器件如BJT,IND等,是DRC/LVS/XRC用来标识器件或提取连接关系用的,该layer无须做mask,也就不必tape out slot:用来给某层金属加slot(槽、缝)或block slot用的,要与该金属层一起tape out,mask house会通过逻辑运算得出最终该金属哪些区域是否要加slot net:画图时用来标识connectivity的,可不做tape o ...
for example, a path form regA to regB, if the clock arrived at regB later than at regA, thus the constraitn on the path form regA to regB would be a little loosen. it may help us to meet timing.it names useful skew. Timng borrow is popular method of latch-based design. http://www.elecfans.c ...
后端设计中的特殊cell大盘点 后端设计中有几种常见的特殊cell类型,它们基本上都是physical only cell,但是各自的特点却又不同,而且不同的工具设置和插入他们的方式也不尽相同。 Well Tap Cells 我们在学习CMOS电路的时候都知道闩锁效应(latch-up),这种效应可以在短时间内烧毁CMOS器件。 为了阻止 ...