ljc24156313的空间 - EETOP 创芯网论坛 (原名：电子顶级开发网) -

EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

ljc24156313的个人空间 https://blog.eetop.cn/848177 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

ljc24156313

统计信息

已有 764 人来访过

积分: 467
资产: 467
发贴收入: 1040
推广收入: --
附件收入: --
下载支出: 878
好友: --
主题: --
日志: 19
相册: --
分享: --

现在还没有相册

现在还没有记录

暂无资料项或无权查看

查看全部个人资料

现在还没有动态

HSIO Tips Part3 2015-11-10: 目前 FPGA 高速应用越来越多，速率也越来越高，替换了很多早期 FPGA+ 分离 SERDES 的方案，那么高速传输的关键技术有哪些呢？这里最重要的是 TX 端的预加重（ ...; (932)次阅读|(0)个评论

时钟管理单元 2014-12-23: 把握DCM、PLL、PMCD和MMCM知识是稳健可靠的时钟设计策略的基础。赛灵思在其FPGA中提供了丰富的时钟资源，大多数设计人员在他们的FPGA设计中或多或少都会用到。 ...; (2358)次阅读|(0)个评论

FPGA的DCI技术 2014-12-18: Xilinx 系列 FPGA 的 DCI 技术 1、 DCI 技术概述随着 FPGA 芯片越大而且系统时钟越高， PCB 板设计以及结构设 ...; (3374)次阅读|(0)个评论

Xilinx系列FPGA的DCI技术 2014-12-18: Xilinx 系列 FPGA 的 DCI 技术 1、 DCI 技术概述随着 FPGA 芯片越大而且系统时钟越高， PCB 板设计以及结构设 ...; (4368)次阅读|(0)个评论

关于Tab 键在ultraedit及modelsim的使用问题 2014-12-17: 1.ultraedit中点高级-〉配置-〉左边树形菜单-〉展开编辑器-〉自动换行/制表符设置在后边就可以任意设置要想要的了你说的格数应该是缩进格数你只用将缩 ...; (3137)次阅读|(0)个评论

ram使用说 2014-11-25: 应用平台vivado 1、当No primitives output register and No core output register时，读出的数据与读地址和读使能相差1个读时钟周期。此时读使能失效后会 ...; (2127)次阅读|(0)个评论

现在还没有主题

留言板全部

现在还没有留言

现在还没有好友

最近访客

现在还没有访客

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-22 20:04 , Processed in 0.014387 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部