在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
置顶 ·分享 装箱算法在版图设计上的应用
489315174 2024-10-29 20:27
装箱问题是一个经典的组合优化问题。简单地说,装箱问题就是将若干不同尺寸的物体互不重叠地放入有一定容量的箱子中以达到某种最佳目标。 二维的装箱问题恰恰跟我们版图工作中面积评估这类场景非常的类似。如已知各cell的大小或者底层instance level的大概大小,那么就可以利用此类算法估算最小占比的面积。如果需要加s ...
个人分类: 日记|459 次阅读|0 个评论
置顶 ·分享 Perc 超压风险检查与PrimeSim CCK应用
489315174 2024-5-18 15:21
前两天有朋友问怎么检查出有超压风险的器件。他们应用的场景是存在负压的情况。导致在电源与这个负压电源之间的器件有耐压不够的风险。下面是我搭个简单示意图,主要就是找出粉色的器件是否是 5v 器件,如果不是需要报出来。上面的 pmos 也是需要做检查如果在正压电源域下,衬底不是接正压电源同样需 ...
个人分类: 日记|1322 次阅读|0 个评论
置顶 ·分享 版图效率提升—Pcell与脚本的应用
489315174 2024-3-16 11:04
在模拟版图中效率提升空间是很大的,模拟版图目前很难实现完全的自动化设计。电路结构多变,导致模块复用率低。分享下借助Pcell和脚本来实现版图的效率提升。使用Pcell 来对相似结构的复用,所以模拟电路中的差分对,电流镜,cap array等等都是可以使用 pcell来实现的。通过对局部电路结构的固化,将模拟电路版图进一步拆 ...
3290 次阅读|2 个评论 热度 15
置顶 ·分享 Step by Step 教你使用UDD做Pcell
489315174 2023-12-2 14:46
遇到很多需要定制pcell的场景,例如为了更方便的做电源连接网络,方便调整metal宽度间距等。敏感区域的对称dummy metal fill,或一些定制device等。使用pcell的方案要比实际layout更加方便。Udd 就像一个模板一样可以很快porting到其他工艺制程上。先介绍下UDD 是什么,UDD 是提供给用户图像界面的方式来创建pcell的功能 ...
个人分类: 日记|1994 次阅读|7 个评论 热度 2
分享 Custom Compiler 操作技巧分享(二)
489315174 2023-1-8 19:55
看到一些朋友还在花时间在查找函数自己来写一些操作功能,有时候写的通用性和应对复杂场景会有不少bug。看了下Custom Compiler有比较好solution,下面分享下几个好用的功能。 1. bus connect的功能:create bus下extend mode 然后白虚线可以按鼠标移动到合 ...
个人分类: 日记|2460 次阅读|3 个评论 热度 16
分享 Custom Compiler 操作技巧分享(三)
489315174 2023-1-8 19:53
1,bmp 转换成版图 2,快速查看相关 object的attributes 继续customcompiler上的一些功能分享,这次分享几个隐藏的功能。在工具的安装path下面找到了一些gifts.cd$SYNOPSYS/contrib/*可以看到一些非常好用的脚本。部分script是没有加密的,学习cctcl的可以多多用来参考,提升script能力是很有帮 ...
个人分类: 日记|1003 次阅读|0 个评论
分享 Design Retargeting/Migration flow
489315174 2023-1-8 19:48
custom compiler Design Retargeting /Migration flow 工作中一定会遇到design porting的问题,当项目需要从一个process 切换到另一个process时候. Schematic 和layer 如何来快速完成迁移呢?同一foundry下的不同process 或许pcell ...
个人分类: 日记|1323 次阅读|0 个评论
分享 巧用unix command:strings 检查gds的有效性
489315174 2022-11-19 09:31
可能有些同事会遇到这样的问题,stream outgds file时,没有真正导出需要的layout 信息,但是还是生成了一份空的gds file。尤其在自动化脚本中来执行stream out gds这个的动作,生成的无效gds提供到drc 或lvs的flow 中,导致drclvs 的过程中报nothing in layout 相似的错误。 所以在自动化脚本执行ve ...
1005 次阅读|0 个评论 热度 11
分享 Custom Compiler 操作技巧分享
489315174 2022-11-19 09:26
看到一些朋友还在花时间在查找函数自己来写一些操作功能,有时候写的通用性和应对复杂场景会有不少bug。看了下Custom Compiler有比较好solution,下面分享下几个好用的功能。 1. bus connect的功能:create bus下extend mode 然后白虚线可以按鼠标移动到合适 ...
897 次阅读|2 个评论 热度 1
分享 self-heating 是什么?版图上怎么减小影响
489315174 2022-7-15 09:35
self-heating是什么? 当做到FinFET工艺时才了解到这个名词,在平面工艺时都没有接触SHE(self-heating effect)这个概念。为什么到FinFET下开始需要注意SHE的影响了呢?下面参考一些材料总结一下分享,如有不准确的地方请帮指正。 SHE:自发热效应(self-heating effect),因为MOS底部和周边都是用Oxide隔离, ...
个人分类: 日记|2526 次阅读|0 个评论 热度 8
分享 车联网高速ADC设计和验证(上)
489315174 2022-7-3 21:28
转发一个活动信息: 可扫描下方海报二维码申请Cloud账号进行上机实操
873 次阅读|0 个评论
分享 版图效率提升利器CustomCompiler
489315174 2022-6-12 20:34
今天分享一款版图效率提升利器 CustomCompiler 。 做定制版图的同学应该都会在 placement 与 route device 上花费非常多的时间,尤其到先进工艺下 device 的摆放如果不合理,都可能会直接推翻重新来一遍。 Routing 问题 double pattern 带来的 DRC ,电压相关的 drc ,走线 EM 问 ...
个人分类: 日记|5205 次阅读|9 个评论 热度 31
分享 快速查找版图short位置
489315174 2022-1-4 09:59
花几分钟分享下各工具使用感受 . 查找 short 的方式有很多 . 最常用的应该还是 calibre 中是 report short. 个人感受比较好用 Skipper , 但是 connect rule 需要定义 .( 以后有空分享下 skipper 相关 ) 这里介绍下 virtuoso 中的 short locator 功能 , 不知道使用的同事 ...
个人分类: 日记|3291 次阅读|5 个评论 热度 9
分享 LAYER Generation
489315174 2022-1-4 09:09
Virtuoso 中自带的 layer generation 工具使用, Layer generation 可以对版图中的层次进行一些布尔运算 开启位置: 但是这个 tool 只能对当前层次中的 layer 进行处理, 很多时候需要用到 layer generation 的场景是希望 hier 的操作(例如我需要给 IP 加 SUBD ( smic ...
个人分类: 日记|3037 次阅读|3 个评论 热度 8
关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-16 10:49 , Processed in 0.016346 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部