u12u34的个人空间 https://blog.eetop.cn/1781207 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

浅谈ESD防护—SCR(二)

热度 6已有 1616 次阅读| 2022-11-3 10:58 |个人分类:ESD防护|系统分类:芯片设计

书接上文




四.SCR的改型

普通SCR还是存在着诸多限制,尤其是较高的Trigger Voltage使得Desig Window的选取变得很困难,同时传统SCR无法应用于负电压输入/输出的ESD防护,为了针对不同的应用场景,SCR也进行了相应的改型。目前主流的ESD器件有MVTSCR(Medium Triggered SCR),LVTSCR(Low Trigger SCR),Dual-SCR这三类。
4.1 MVTSCR
图片
图一.MVTSCR示意图。
MVTSCR就是在P-Well和N-Well间放置一截被称为桥区的高掺杂浓度有源区。桥区的作用就是降低N-WeLL/P-WeLL间的击穿电压,从而降低SCR的Trigger Voltage。在MVTSCR中,N+NESD/P-WeLL的雪崩击穿电压会小于N-WeLL/P-WeLL间的击穿电压(单边突变结的Breakdown Voltage小于线性缓变结)。ESD电流会优先击穿N+NESD/P-WeLL形成雪崩载流子,从而触发寄生BJT。
图片
图二.MVTSCR不同参数的TLP曲线。

MVTSCR中重要结构参数就是Ln,Lp,D5,D6,不同结构参数对应TLP曲线如图二所示。Ln和Lp间距越小,Trigger Voltage越低,越容易击穿。在这里正好提出一个概念:最短路径即在任何ESD器件中,器件异质结电压的最小值,并不是由器件结构决定的,而是由器件在ESD下最先发生大注入的最短开启路径所决定。(Silicide Block 也是应用了这一原理)所以N+NESD和P+PLDD间的最短路径由Ln和Lp决定,Ln与Lp间的距离越短,Trigger Voltage越低,同时因为该处电荷分布更加集中,结电场减弱,Holding Voltage也随之降低。从寄生器件的角度来说,寄生三极管的基区宽度降低,集电极和射电极掺杂浓度提升,放大倍数更大,正反馈更强,寄生三极管更容易达到正向放大区,所以Holding Voltage降低。

如图三所示,MVT-SCR中桥区的存在使得结电场强度降低,雪崩击穿电压降低。同时桥区还使得器件漂移载流子的结电场分布更加均匀平缓,一定程度上降低了Holding Voltage。当器件的IV曲线snap-back后,因为最短路径的关系,桥区作为寄生三极管的基区,整个桥区都会存在电场分布。D5和D6决定了桥区中电场的分布长度,即电流路径的长度,电流路径越长,Holding Voltage越高所以D5和D6越大,Holding Voltage越高。总的来说桥区的存在降低了Trigger Voltage,并一定程度上降低了Holding Voltage,而D5和D6能大幅度提高Holding Voltage。
图片
图三.MVT-SCR电场分布。
4.2 LVTSCR
图片
图片
图四.N-connect/N-open LVTSCR结构示意图。
LVTSCR相较于MVTSCR拥有更低的Trigger Voltage,该结构是在SCR内部嵌入NMOS。LVTSCR目前有N-connect/N-open两种结构。其TLP曲线如图所示。
图片
图五.LVTSCR的TLP曲线。
N-connect/N-open LVTSCR的工作原理都较为类似。在N-WeLL与P-WeLL的接触面上跨接了高掺杂浓度有源区,根据最短路径原理,击穿结由N-WeLL/P-WeLL变为N+Drain/P-WeLL,而寄生NMOS的Drain与source构成了寄生三极管(Drain/P-WeLL/Source)。而该三极管能协助Source/P-WeLL/N-WELL寄生三极管的触发,从而实现较低的Trigger Voltage。MVTSCR利用桥区降低触发电压,还通过引入GGNMOS额外添加寄生三极管,利用该三极管实现对原有寄生三极管的正反馈。LVTSCR内部的三个寄生三极管:

  1. (N+-N-WeLL-Drain/P-WeLL-P+/Source)
  2. (Drain/P-WeLL-P+/Source)
  3. (Emitter/N-WeLL-Drain/P-WeLL)

当ESD由阳极流入后,击穿N+/P-WeLL后,这三个寄生三极管之间相互耦合触发,形成正反馈关系,最后形成稳定的低阻抗ESD泄放通路。所以LVTSCR具有较低的Trigger Voltage和Holding Voltage。从结电场入手分析,其电场分布如图所示。
图片
图六.LVTSCR的电场分布。
LVTSCR通过利用NMOS结构削减了Drain/P-WeLL结电场,略微增加了Source/P-WeLL结电场。从而实现了对Trigger Voltage和Holding Voltage的降低。与MVTSCR类似,LVTSCR中D1,L,D5决定了Trigger Voltage。D1,D3,D4决定了Holding Voltage。其TLP如图所示。
图片
图七.LVTSCR结构参数与TLP关系。
N-connect/N-open LVTSCR的区别最大的就是反向特性N-connect LVSCR反向特性表现为一个正偏二极管,ESD电流只需流过P-WeLL/N+构成的二极管,所以Cathode-Anode的导通电压不到1V。N-open LVTSCR的反向特性表现为一个PNP三极管(P-WeLL/N-Tub/P-Sub),ESD电流要完全击穿N-Tub/P-Sub构成的PN结才能流出体系。所以其反向导通电压高达11V。(Floating WeLL也是一种ESD设计思路,后续也会进行分析)

4.3 Dual SCR

Dual SCR 顾名思义为双向SCR,为应对会存在负电压输入且寄生电容敏感的情况,该SCR能够实现双向ESD保护。电路结构如图所示。
图片
图八.Dual SCR结构图。
该结构内部的寄生三极管较多。
Q1:VDD_P+/N-WeLL/P-Sub;
Q2:PAD_N+-N-WeLL/P-Sub/VDD_N+-N-WeLL。
Q3:PAD_P+/N-WeLL/P-Sub;
Q4:PAD_P+/N-WeLL/P-Sub;
Q5:PAD_N+-N-WeLL/P-Sub/VSS_N+-N-WeLL;
Q6:VSS_P+/N-WeLL/P-Sub。

这样无论VSS,PAD,VDD哪个作为阳极,ESD电流都需要击穿N-WeLL/P-Sub才能导通寄生三极管,所以确保了器件拥有较高的Trigger Voltage,保证了器件在正常工作情况下不会导通。

整个器件的工作模式分析:以ESD电流由PAD流入,VSS流出为例。当PAD_N-WeLL/P-Sub击穿后,Q5,Q4,Q6导通。与传统SCR类似N-WeLL阱电阻R4,耦合触发Q4,P-Sub阱电阻R5,R6耦合触发Q5,Q6,N-WeLL阱电阻R7,耦合触发Q6。这样Q4,Q5,Q6三个寄生三极管实现了相互耦合,形成了导通电阻极低的ESD泄放通路。其TLP曲线如图所示。
图片
图九.Dual-SCR TLP曲线。

ESD由VSS流入,PAD流出;PAD流入,VDD留出;VDD流入,PAD流出;这几种情况下整个器件工作机理类似。


上述三种只是常见的SCR设计思路,目前成熟的改型远不止这些。作者在实际工作中也接触过很多新颖的SCR设计,目前SCR器件的边界也逐渐模糊。利用寄生三极管进行正反馈耦合实现低Trigger Voltage和Holding Voltage的设计都可以被称为类SCR器件,而且SCR也可以通过外部电路辅助降低Trigger Voltage,并同时保持较高的Holding Voltage。


公众号:番茄ESD小栈


二维码.bmp

6

点赞

刚表态过的朋友 (6 人)

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 288

    粉丝
  • 48

    好友
  • 220

    获赞
  • 24

    评论
  • 1847

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 19:29 , Processed in 0.022000 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部