日志
- 分享 基础不扎实<2>
- 最近参与的一个项目回来了，我负责LDO。 目前测测试结果显示，同一颗IC上的三个相同LDO，输出电压最大差了25mV。 由于采用相同的参考电压、以及确认后仿轻载下环路增益范围（40dB~55dB），理论上输出电压偏差无法达到25mV。 ··· ··· 然后我就发现我少考虑了一个问题：输入失调电压，仿真确认为10mV @1sigma！！ ...
- 分享 扩展知识-封装【转载：半导体封装形式发展简史】
- 个人总结 按时间顺序： 1、20世纪60年代：TO（小型晶体管封装）； 2、20世纪60年代：DIP（双列直插式封装）； 3、20世纪7、80年代：扁平封装：SOP、QFP； 4、20世纪8、90年代：阵列封装：PGA、LGA、BGA； 5、21世纪：（1）倒装封装；（2）系统级封装、（3）晶圆级封装； （1）20世纪50年代（小型晶体 ...
- 分享 基础不扎实<1>
- 对Phase Margin这个spec， 我之前的理解是： 1）大于45°保证没有振荡； 2）等于60°能比较好地折衷过冲与建立时间； 3）90°建立时间较长； 今天在分析一个系统的传递函数（unity gain buffer形式的运放，内部的floating voltage source拉两个信号出来控制一个开环的class_ab输出），列写方程之后发现，传递函数 ...
- 分享 LDO学习笔记1
- 采用PMOS功率管的LDO，误差放大器EA（Error Amplifier）无法选择P输入单级放大器（5管or折叠）。 理由： P输入单级放大器，输出级均与P输入对管漏端连接，而P输入对管的合理工作状态与无外部负载时PMOS功率管的低栅源电压（绝对值）冲突。 &n ...
- 分享 LDO-阅读笔记[0.1]
- 低电流工作类比积体电路-Low Operating Current Ananlog Integrated Circuits Chapter3 NMOS 输出优势 1、输出级为共漏级，输出阻抗小，带宽更宽；同时不会像PMOS那样引入左半平面零点，而是引入左半平面零点； 2、电子迁移率更强，意味着更少的面积获取更大的电流； ...
- 分享 LDO-阅读笔记[0.2]
- 低电流工作类比积体电路-Low Operating Current Ananlog Integrated Circuits xyx Chapter2 2.1 LDO基本构成：参考源、误差放大器、反馈网络、调整管（pass element）；过流或者过热保护电路（前者保护LDO应付异常负载，后者在特定情况下关断LDO） 2.2 LDO基本指标 ...
/2 
eetop公众号
创芯大讲堂
创芯人才网