samma6的日志 - EETOP 创芯网论坛 (原名：电子顶级开发网) -

2020-10-13 18:22

RISC-V学习平台搭建: 操作系统： Ubuntu 16.04 LTS PULPino：https://github.com/pulp-platform/pulpino.git 工具链： https://github.com/pulp-platform/ri5cy_gnu_toolchain.git 仿真工具： Modelsim 10.2c Cmake版本： 3.5.1 Python版本： 2.7.12 下载链接： RISC-V学习平台 ...

个人分类: RISC-V|1764 次阅读|0 个评论

分享使用DFII进行数字设计（五）

2014-8-9 23:20

在这个很小的设计中，手动操作可以完成以上两步。但是如果设计变成了一个大工程，手动删除操作简直是不能忍受的，也许我需要一个星期不吃不喝一直在做删除操作！在我最无助的时候， IC 工程师的好朋友 Perl ，勇敢的站出来帮了一个他看来再简单不过的忙儿。 Perl 做了一个简单的动作，帮我完成了一 ...

883 次阅读|0 个评论

分享使用DFII进行数字设计（四）

2014-8-9 23:18

fulladder I1 ( .Cin(net25), .B(B ), .A(A ), .Sum(Sum ), .Cout(Cout)); fulladder I0 ( .Cin(Cin), .B(B ), .A(A ), .Sum(Sum ), .Cout(net25)); endmodule 刚看到这个网表 ...

1082 次阅读|0 个评论

分享使用DFII进行数字设计（三）

2014-8-9 23:16

天气 : 热心情 : 平静终于出现了一个 successful ，可以小激动一下了。可话说回来，这只是基础的一小步。上图中可以看出一些信息，如一共有 6 个 schematic 转换成了 Verilog Netlist ，但是还有两个 p33 和 n33 的管子，这个怎么个情况呢？ ...

1591 次阅读|0 个评论

分享使用DFII进行数字设计（二）

2014-8-9 23:13

天气 : 热心情 : 平静首先，我给设计取了一个名字叫 sft ，在我的 work 工作目录下建立了一个名为 sft 的文件夹来存放本次设计：进入 sft 目录，再次建立两个子目录。分别是 brasilia 和 buenos 。其中 bra ...

2076 次阅读|0 个评论

分享使用DFII进行数字设计（一）

2014-8-9 23:03

天气 : 热心情 : 平静工欲善其事，必先利其器……感觉说的很有道理。仔细回想，其实，学生期间真正的收获是获得了一些实践技能和再学习的能力。对于主攻数字 IC 设计的工科生来说，很少有人使用或了解 Cadence 的设计集成环境（ Design Frame ...