samma6的个人空间 https://blog.eetop.cn/songma1989 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

使用DFII进行数字设计(四)

已有 1208 次阅读| 2014-8-9 23:18

fulladder I1 ( .Cin(net25), .B(B[1]), .A(A[1]), .Sum(Sum[1]),

     .Cout(Cout));

fulladder I0 ( .Cin(Cin), .B(B[0]), .A(A[0]), .Sum(Sum[0]),

     .Cout(net25));

 

endmodule

 

刚看到这个网表的时候,我有一种撕心裂肺的痛,因为这网表是绝对不能直接拿过来仿真的。首先,网表中竟然出现了p33n33这两个mos管的模型,去哪里找呢,除非我自己写一个。但是,作为一个厌恶非标准化的IC工程师,能不做的一定不要给自己找麻烦。另外,文件中的每个单元中出现了specify…endspecify这个块,第一次看到的时候我不知所云。

 

实际上,由于代工厂已经给了我Standard Cell的仿真模型,我只需要得到到fulladder一级的verilog网表就行。因为fulladder这个module中,调用了RS_ND2_A这些标准单元库的cell。至于这些标准单元库cell内部是什么东西,我并不需要清楚,因为我只需要调用代工厂给我的这些单元库的behavior. model,就能进行仿真了!

 

因此,我继续做两个事情就可以得到自己想要的、可仿真的verilog网表。第一,去掉fulladder这个cell中的schematic层以下的所有Standard Cellschematic;第二,去掉剩余module中的specify…endspecify无用块。

点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 1

    粉丝
  • 3

    好友
  • 0

    获赞
  • 2

    评论
  • 158

    访问数
关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-18 17:04 , Processed in 0.017300 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部