静电放电（ESD）是集成电路（IC）失效的主要原因之一，尤其是在先进工艺制程中，器件对ESD的敏感性显著增加。二极管作为一种基础半导体器件，因其快速响应、低导通电阻和灵活的电路配置，在ESD保护中始终占据重要地位。本文将通过不同场景二极管的使用情况，系统阐述二极管在ESD防护中的核心作用及其技术演进。

在端口ESD防护中，二极管常与栅耦合NMOS（GCNMOS）或栅接地NMOS（GGNMOS）组成复合防护网络，在这种情况中，二极管在ESD事件中主要工作于正向导通模式，将I/O端口的ESD电流快速泄放到电源轨（VDD）或地（GND）。例如，当正极性ESD脉冲进入I/O端口时，二极管正向导通，将电流导向VDD；同时，VDD上的RC触发单元激活GCNMOS，形成低阻抗泄放通路。同时，二极管+GGNMOS组合通过电压触发机制提升触发电压，适用于多电压域共地电路，避免多RC电路带来的面积开销。

（图1：典型二极管串输入/输出射频静电放电保护方案）

在栅极钳位（Gate Clamp）技术中，二极管保护敏感MOS管的栅氧层，如在电源管理芯片（如LDO）中，功率管的栅氧层易受浪涌电压损坏。通过二极管串连接PMOS的源极与栅极，可实现动态电压钳位。同时，还可以控制设计窗口，调整二极管数量，使钳位电压高于正常工作电压（如1.1倍绝对最大值），但低于栅氧击穿电压。当浪涌发生时，二极管串导通，限制栅源电压（VGS），保护功率管。

（图2：二极管串的实测电容数据）

传统Locos-Bound二极管，采用氧化物隔离（如LOCOS或STI），电场集中于有源区边缘，易引发晶格缺陷，导致载流子迁移路径延长，阱电阻较高。新型Polysilicon-Bound二极管，以多晶硅替代氧化物隔离，电场分布均匀，载流子迁移路径缩短。有实测表明，其二次击穿电流（It2）提升30%，开启电阻（Ron）降低20%，且对CDM（带电设备模型）放电的响应时间缩短至1.1ns，显著优于传统结构。

二极管在系统级ESD防护中的还有一些扩展应用。瞬态电压抑制器（TVS），基于齐纳二极管的TVS器件通过多通道均流技术，解决传统TVS的电流分布不均问题。在0.35μm CMOS工艺中，齐纳二极管辅助触发SCR（ZTSCR）将触发电压降至10V以下，同时维持电压高于3.3V，避免闩锁效应。在射频前端（如LNA输入级），二极管因低电容特性（<0.5pF）被广泛采用。通过协同设计，二极管在泄放ESD电流的同时，几乎不引入额外噪声，保障高频信号完整性。

(图3：针对一个样本垂直TSV类ESD二极管受HBM ESD波形冲击时，TCAD模拟的瞬态I-V特性曲线。)

二极管凭借其快速响应、灵活配置和结构可优化性，在ESD防护中持续发挥核心作用。从传统端口防护到先进Polysilicon-Bound结构，二极管技术不断演进，以应对纳米工艺下的ESD挑战。未来，结合新型材料（如SiC）和三维集成技术，二极管在ESD保护中的性能边界将进一步扩展。