请问，栅极一般不管，源漏走比较大的电流，就要加宽源漏处走线，一个晶体管M数有好几个，并在一起，假如某一级接在一起，那是不是要拿很宽的一个线把他们接上，而不能只有小的线？
假如pdk规定0.1um走1mA，某两个晶体管间的连线电路仿真出来峰值电流是5mA，那两个晶体管间这根线就要走5um?假如不走5um，而是走1um宽那一定就会烧断线？性能就一定不好？这个有这么严格要求吗请问。有人说孔有多大就走多宽，实际上源漏孔一般就是零点几，有人说根据情况适当加宽一两倍，有的人说要明确大于仿真出来的峰值电流，有时候就有点疑惑了，确定走线的宽度是看峰值电流吗？可是这个峰值电流有些地方就是会瞬间非常的大，都按那么大走感觉根本做不了。有些地方只是连起来，信号进行一个传播，那我走一个信号也要走这么宽，信号又怎么能烧毁电路呢？

建议学习下EM的相关知识，峰值电流得看持续时间长久和寄生电容的大小，PDK有AC和DC的过流能力说明，金属宽度满足要求实际的电路设计需求即可，PDK也有关于EM的检查。

EM要考虑好多东西的 首先楼主 说的太过片面 ，EM 影响的因素不只是metal的width 还可能和走线的长短 还有温度有关 最好去了解一下 EM相关的rule  还有你不只是要考虑EM，IR也要考虑到。我们一般在算EM的时候 看的是average current 不是峰值。

电路需要承受的电流是多少，根据EM计算线宽，EM是要满足的，100%或200%；信号线如果走电流的话，线是需要加宽的,因为它已经是电流线了；但一般走大电流的线肯定是重要信号线，之前肯定有参考画法，照着来就行。

大电流，电路设计一般也是很多个管子的电流叠加到一起吧，均摊到每个管子，应该不至于很大，像这种 大电流管子 一般会做ESD处理 或者特殊摆放处理，总线是一定要满足前端所给的电流需求，每个管子的分电流走线和打孔都需要满足。

1. 信号走线的电流有多小？数字电路的信号电平，本质是 “电容充放电”—— 栅极的输入电容通常只有几十～几百 fF（1fF=10⁻¹⁵F），充放电电流的峰值一般在微安级，远小于 PDK 电流密度的下限（你 PDK 的 0.1μm 都能走 1mA，微安级电流用最小线宽完全够用）。这种电流别说 “烧断线”，连让金属发热都做不到 —— 这就是为什么 “走一个信号不需要按大电流算宽度”。
2. 信号走线的设计重点：不是电流，是「时序」和「串扰」信号走线的线宽，主要看两个需求：

• 满足最小线宽规则：PDK 会规定某层金属的最小线宽（比如 0.18μm），这是制造工艺的下限，低于这个宽度会光刻失败，和电流没关系。

• 满足时序要求：如果信号走线很长（比如跨模块的长连线），最小线宽的电阻会变大，导致信号时延增加，可能触发时序违例。这时需要适当加宽线宽降低电阻—— 但加宽的目的是 “提速”，不是 “载流”，通常加宽到最小线宽的 1.5~2 倍就够，远达不到按电流算的宽度。

• 控制串扰：线宽太宽会占用更多面积，导致相邻走线间距变小，串扰增大。所以信号走线不是越宽越好，够用就行。

关于 “孔有多大就走多宽” 的说法：是经验，不是准则

• 源漏的接触孔（Contact）尺寸很小（零点几 μm），如果走线和孔一样宽，过孔和走线的衔接处不会有 “台阶”，光刻更稳定；

• 但如果是载流走线，孔的数量比 “走线和孔同宽” 更重要 ——过孔是金属层之间的电流瓶颈，一根宽线如果只打 1 个孔，电流会被孔限制，孔的电阻会远大于走线电阻。

  正确做法是：载流走线的过孔要 “多打并联”，比如 1μm 宽的走线，打 2~3 个孔，降低过孔的接触电阻。

总结：走线宽度的设计步骤（三步走，不纠结）

1. 第一步：判断走线类型

• 载流走线（电源、地、源漏并联总线）→ 看电流；

• 信号走线（栅极、普通互连线）→ 看时序 + 串扰 + 最小线宽。

2. 第二步：载流走线的宽度计算

• 持续大电流：线宽 ≥ 峰值电流 ÷ PDK 电流密度 × 1.2~1.3（余量）；

• 瞬时峰值电流：线宽 ≥ 平均电流 ÷ PDK 电流密度 × 1.5~2（适当加宽）。

3. 第三步：信号走线的宽度选择

• 短线：直接用 PDK 最小线宽，省面积；

• 长线：加宽到最小线宽的 1.5~2 倍，降低时延；

• 高频信号：还要控制线间距，减少串扰，线宽不用太宽。