1.Q:INL如何折算成THD?

https://bbs.eetop.cn/thread-868234-2-1.html

A:INL和THD的对应关系我也忘了在什么地方看到的了。

只是依稀记得，各level出现的概率，各level误差的能量，加权以后应该就是distortion的能量。

输入频率越高，相同采样时间track and hold的量就越大啊，所以我觉得可以扫描输入频率看看现象

2. SAR ADC测试出来谐波很大，DNL正常，INL-7LSB  -  19LSB，求大神支招，出现这种结果的原因有哪些

（DAC采用的是CR 混合结构，采样电路采用的是底板采样，无boost switch，输入信号到ADC的输入的线非常长，估算电阻有10K，高

位电容5bit ,总电容400fF左右。你觉得是采样电路的原因吗？我带上10K的电阻仿真仿不出非线性差的情况。

）

https://bbs.eetop.cn/thread-868234-2-1.html

A:输入信号到ADC的输入的线非常长，走线电阻会影响SNR。

之外还有几个mux，仿真看来mux不会影响非线性

可能的原因：

ADC之前加滤波器了没？加驱动了吗？

频率变化，HD2/HD3有明显的差别吗？采样的非线性和信号频率相关，静态非线性和信号频率弱相关

怎么越看越像是静态非线性导致的呢？

总共多少BIT，你的INL误差折合到THD大概多大？

CDAC/RDAC怎么分段的，CDAC温度计码+RDAC温度计码？

3.DAC的INL与DNL的仿真方法

https://bbs.eetop.cn/thread-113514-1-1.html

先在hspice中瞬态仿真，输入从全0到全1，需要注意的是，每个数据的周期要足够长以保证输出的每个阶梯电平稳定在最终值，比如

数据周期为时钟周期的4倍或以上，然后在每个输出数据的稳定处的值取出来（怎么取得自己想了），放到matlab中去分析。有两种

计算inl和dnl的方法，一种叫Best-Fit Line，一种叫End-Point Line，两种方法你可以到网上搜索一下。我的毕业论文就是做DAC的

，呵呵，所以知道一点！

4.DNL问题较大，信噪比也不好（SAR ADC采用的是电容型的CDAC 4-8分段，LSB去8位，MSB取4位。）

https://bbs.eetop.cn/thread-627161-1-1.html

除非你单位电容取得非常大，MSB取4位，基本不可能满足12bitADC的DNL要求。

DNL最大误差发生在MSB中间值跳变。误差的标准偏差大约是: sqrt(15)/16*单位电容的标准偏差*Vref。

12bit的DNL, 要求 < 1/2^13*Vref。考虑Yield，那要 3*sqrt(15)/16*单位电容标准偏差 < 1/2^13,

也就是你的单位电容标准偏差要 < 1/(3*sqrt(15)*2^9). 大约是0.017%，你看看你的工艺要多大的电容才能做到。

5.DNL INL 仿真方法

https://bbs.eetop.cn/thread-229649-1-1.html

一般可以归结为：

柱状图法（码密度法）

条件：需要大量的样本（统计精度需要，一般8bit要达到0.4LSB的话需要2048点）

输入波形：正弦波

特点：需要大量的仿真时间与资源，不适合仿真需求

         仿真结果与实际情况比较吻合

疑问：一般仿真的话，直接输入斜波能否仿出DNL， 若是可以的话，仿真怎么设置呢？

1） 输入斜波的斜率为多少？ （？ (Vrefp-Vrefn)/(Tsample * 2^n) ）

2)   仿真的结果怎么处理呢？ （？ DNL=(Dout(2^i)-Dout(2^i-1))/LSB-1 ）

3)   如果2方法对的话，LSB应该怎么设定

另外贴几个不错的文论供大家参考：

1）码密度法测量模数转换器的静态参数

2）Full-Speed Testing of AD Converters

3）Histogram measurement of ADC nonlinearities using sine waves

4）Histogram Testing Determines DNL and INL Errors（Maxim）

5）Testing Converters（ADI）

6）IEEE standard for Terminology and Test methods for ADC

DNL INL 仿真方法

https://bbs.eetop.cn/thread-229649-1-1.html

文献

Full-speed testing of AD converters