01
关闭Auto Merge Wires;
02
符合DFM的Create Via设置;
03
明明有这个label,Find label却找不到,怎么解决?把Search for:label改成label or text display试试;
04
Calibre lvs高亮highlight后取消不了的解决方法,在CIW窗口输入:geDeleteAllHilightSet(geGetEditCellView());
05
Run TOP DRC遇到进度条一直停的问题的解决方法;
Run Control ==> Run Calibre ,选上Multi-Threaded的同时,把Hyperscale(超大规模)也选上。
06
LVS报错XDB Database not available:NO comparison was made问题;
07
LVS时,忽略掉未画好的block的方法;方法一:calibre中block掉没画好的cell;方法二:如下图所示操作;
08
DRC结果看不到具体的Rule的解决方法,View==>勾选上Check Text Pane;
09
LVS Extraction Results Waring的解决方法。
LVS Extraction Results Waring报no POWER nets present,opration aborted,是因为run lvs时,LVS Options中Supply的Power nets/Ground nets没有填写layout中具体的name造成的。
10
RVE查看drc和lvs的结果,LVS Run Directory只要到lvs结果存放的路径就可以。
查看知识星球“版图设计LayoutArt”的方法,扫描下方二维码。本文由JK_chenwen原创,欢迎分享,转载请注明出处!版图设计LayoutArt关注我,这是一个关于IC layout交流分享的公众号。
70篇原创内容
公众号
本公众号内容是个人所写,作者在本公众号发表的所有文章,目的都是交流学习,对于声明原创的文章,欢迎任何人转载分享,但须注明出处。作者在该公众号发表文章,纯属个人行为,文章的观点也属个人观点,与作者曾经任职或者正在任职的公司、其他个人或组织没有任何关系。作者已经发表或者即将发表的文章,使用的各类软件,作者个人没有实力购买使用权,但作者保证所获取的软件,仅用于业余学习和交流,若软件商有异议,作者将全力配合删除相关软件。文章中可能有些素材源于网络,若有侵权请读者提醒,作者会在第一时间进行更正。