设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

最新发表的日志| 推荐阅读的日志 | 芯片设计 | 硬件设计 | 嵌入式 | 人工智能 | 生活杂谈 | 其他

分享 Low-Voltage Cascode Current Mirrors的梳理: 研究生笑笑 2025-9-30 22:26; 低压共源共栅电流镜（下图）的演化之路：很明显，根据饱和区的电流电压平方律关系，大家都知道连接成二极管形式的mos管可以做简单的电流镜电路（下图）：但是在短沟道器件（比如22 nm ,28nm）中，饱和区平方律关系不能保证，电流受Vds的影响，这个时候就要采用cascode电流镜（下图），此时M0和M3的栅压相同，其 ...; 162 次阅读|1 个评论热度 1

分享（技术规格）运算放大器OPA4316IPWR AD7606BSTZ VND5T100LAJTR RE46C191S16TF ASIC产品参数介绍: mjd888 2025-9-30 18:01; OPA4316IPWR 是TI的一款低功耗四路运算放大器，采用轨至轨输入和输出摆幅以及低静态电流（典型值为 400µA/通道），同时兼具 10MHz 宽带宽和极低噪声（1kHz 时为 11nV/√Hz）等特性。该器件具有单位增益稳定的集成 RFI/EMI 抑制滤波器，在过驱条件下不出现反相，并且带有高静电放电 (ESD) 保护 (4kV HBM)。 OPA4316IPW ...; 146 次阅读|0 个评论

分享 Calibreview创建: margots 2025-9-30 14:19; Calibreview 1，规则文件从XRC找出规则文件，在里面搜索calibreview，然后选择calibreview 2， Layout上打开pex 1） rule选择上面文档路径 2） input跟lvs设置一样 3） output 主要修改 PEX Netlist—Netlist Format：calibreview 4） options 设置大小写和pin来源 5） run PEX 3， calibre view ...; 187 次阅读|0 个评论

分享再次推销nuttall 窗，debug的利器: hebut_wolf 2025-9-30 10:09; 对于adc、dac的designer来说，在仿真开始不久就能觉察电路的异常，这很重要，因为会节省时间和精力。一般我们都使用相干采样，不加窗；如果想提前看结果，就必须加窗了，典型的hanning窗和其他窗都没这个效果；（点数少了不行，旁瓣太高） nuttall窗，窗如其名，短小干脆，可以在一两百个点的时候就看出准确的底噪和 ...; 183 次阅读|3 个评论

分享关于setup/hold time的个人见解: tyronechyi 2025-9-29 11:59; 376 次阅读|0 个评论热度 1

分享光耦继电器与普通继电器的核心差异及应用指南: kinglight2024 2025-9-29 10:53; 光耦继电器采用固态光电转换技术，通过发光二极管与光敏元件实现无触点控制，无机械运动部件，体积较同规格普通继电器缩小30%以上。其响应速度达0.1-1毫秒，隔离电压高达2500-5000V，触点寿命理论可达10亿次。普通继电器则依赖电磁线圈驱动机械触点，响应速度为5-15毫秒，隔离电压1500-2500V，触点寿命仅10万-100万次 ...; 215 次阅读|0 个评论

分享 Xilinx高性能NVMe Host控制器IP+PCIe 3.0软核控制器IP，4通道DMA，1通道IO，纯逻辑实现，AXI4和AXI4-Stream DMA接口，支持PCIe 3 ...: axpro 2025-9-29 10:03; NVMe A4S Host Controller IP 1 介绍 NVMe A4S Host Controller IP 可以连接高速存储 PCIe SSD ，无需 CPU 和外部存储器，自动加速处理所有的 NVMe 协议命令，具备独立的数据写入 AXI4-Stream/FIFO 接口和数据读取 AXI4-Stream/FIFO 接口，适合于高性能、顺序访问 ...; 258 次阅读|0 个评论

分享 ==夏==: seawang 2025-9-29 08:13; ==夏== 我的夏是一团火它拉着我曾经疯狂地跑过跑过了田野跑过了校园跑进了这中年的密林里兜兜转转的却无声地疲惫了我采集着松枝寻觅着野果看看那渐渐落山的太阳心里想着给孩子一个温暖的晚餐夕阳啊感谢你给了我长长的影你和我的心一样温暖明亮 ...; 383 次阅读|1 个评论热度 1

分享跑top lvs 带hcell问题: ClarenceCN 2025-9-28 17:55; 条件： hcell里的形式和名字都对，layout name source name，hcell对应的底层block lvs drc 全部clean。问题：跑top，带着hcell，出现一些名字not compare的情况，有些是笑脸hcell正确的情况，top上出现4000多错误。（实际应该只有30个错左右）方案：不断尝试，查资料，后来在lvs options下面有个lv ...; 298 次阅读|0 个评论

分享高速PCB板DDR5数据信号的长STUB要背钻吗？: edadoc2013 2025-9-28 11:35; 高速先生成员：周伟上一篇文章过孔Stub对ddrx地址信号的影响提到过后面会有stub对数据信号的影响，今天我们就一起来看看吧。前文通过几个仿真例子看到，长stub对3200Mbps以内的DDRx地址信号来说有一定的好处，对于速率不是那么高的信号（不超过8Gbps），如DDR4、DDR5甚至LPDDR5，我们是否可以把这个结论再扩展到 ...; 261 次阅读|0 个评论

12 3 4 5 6 7 8 9 10 ... 2329 / 2329 页下一页

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-10-3 05:02 , Processed in 0.016389 second(s), 2 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部