在之前看论文时，发现有一个用混频器作为反馈的PLL，也可以减小SDM的量化噪声对输出的贡献。具体结构如下图所示，图来源于文献①

那为什么会想到这样实现呢？需要从PLL的噪声贡献讲起。

CPPLL的噪声贡献分析

在对噪声贡献分析前，先分析一下CPPLL的S域模型

简单回顾一下信号与系统

前馈传递函数为 H(S)，在 CPPLL 中 H(S)= K_pd x H_lpf(s) x (K_vco /s)，其中K_pd=Icp/2pi

反馈传递函数为 G(S)，在 CPPLL 中 G(S)=1/N,其中 N=INT.Fra

开环传递函数为 H_open(S)=H(S)G(S)=K_pd x H_lpf(s) x (K_vco /s)x (1/N)

而CPPLL的噪声模型图如下

要搞清楚哪个噪声占比多，哪个噪声占比少，需要考虑两个，一个是噪声源，一个是噪声的到输出的传递函数，在这里，给出总结，CPPLL中各个噪声源的噪声模型和噪声到PLL输出的传递函数表如下表

其中navg是平均分频比。

我们在这里就以SDM为例推导一下他的噪声传递函数。

设SDM的量化噪声为X(S)，输出贡献为Y(S)，那么根据线性系统的叠加定理，将ref设置为0，则 {0-[Y(S) * G(S)+X(S) ] }* H(S) = Y(S)，那么 SDM量化噪声到输出的传递函数为Y(S)/X(S) = -H(S)/[1+H(S)G(S)] ，化为开环增益就是图中的公式。

从这个表，降低PLL的噪声就很清晰了。

降低噪声的方法

降低PLL噪声两个方法，一个是降低噪声源，另一个是降低噪声传递函数的增益。

之前的文章中，在Divider后增加DTC其实就是降低噪声源，降低了SDM的量化噪声。那如何降低噪声传递函数的增益呢？

我们主要关注一下参考噪声，PFD/CP噪声，分频器噪声和SDM噪声的传递函数，他们都有一个H_ol(S)/(1+H_ol(S))，在CPPLL的开环增益是远远大于1的，所以H_ol(S)/(1+H_ol(S))≈1.

所以想要降低参考的噪声贡献，那么减小N是一个不错的方法

想要降低PFD/CP的噪声贡献，减小N和增大Kpd是一个不错的方法

想要降低Divider和SDM的噪声贡献，减小N是一个不错的方法。

我们可以通过提高参考频率去直观感受一下N的减小降低了多少噪声贡献

当fref=27MHz时，总的噪声贡献是1308fs；当fref为54MHz时，总的噪声贡献是744.5fs。带宽修改是为了让jitter接近最优（当VCO+LPF=REF+CP+Divider+SDM时为最优）。就是因为N减小了一倍，噪声也快减小了一倍，这种优化是非常可观的。以上噪声数据是模拟的，CP的噪声好像有些差。

如何减小N呢？

很自然的，我们会想到给参考信号倍频，是的，早有论文这么做了；或者是亚采样锁相环，直接就不用分频器了;这个以后再讲。

但今天我们的主角是想修改G(S)的传递函数，采用两个反馈环路，将G(S)的传递函数，从1/N修改为（1-1/N)，这样无论N是多大，噪声的增益都从N变为了1。

具体是怎么做的呢？下图来源于文献②

作者用一个混频器，将输出混频到与分频的频率一致。混频器的输出fhm=fout-fLO，因此增益为1。而分频器的增益为1/N。得出反馈总增益为1-1/N。这就实现了一个不受N影响的反馈增益。

当然，这种结构也会有些缺点，最明显的就是增加了一个整数PLL，另外就是用的是一个混频器，为了准确得到想要的那个谐波频率，那么滤波器是肯定要使用的，这个时候就会想要让各个谐波相互远一些，但是这也意味着混频后频率会更低，这个会影响SDM的工作频率，SDM的工作频率降低了，量化噪声也会差。

文献①基于这些原因，在上图基础上提高了SDM的工作频率，如下图所示，在反馈时，不仅提高SDM的工作频率，还用一个窄带的整数PLL（Nested Int-N PLL）将SDM的噪声滤除一部分。

大家可以看看测试结果，SDM和CP的噪声贡献接近为0，主要为VCO和External PLL的噪声贡献。

文献

①JSSC2024.A Fractional-N Ring PLL Using Harmonic-Mixer-Based Dual-Feedback and Split-Feedback Frequency Division With Phase Domain Filtering

②SSCL2020.A 3.2-to-3.8 GHz Harmonic-Mixer-Based Dual-Feedback Fractional-N PLL Achieving -65 dBc In-Band Fractional Spur