非常好、非常实际的问题。在现代SoC设计中，这至关重要。当芯片中同时存在数字和模拟电路时，对数字部分进行ATPG会直接影响到模拟电路的完整性和功能。

简单来说，核心要求是：在进行数字ATPG时，必须确保模拟电路不会受到损害，并且其状态是已知、可控的，以避免测试失败或甚至芯片损坏。

以下是具体的要求和需要注意的方面：

1. 隔离 - 最重要的要求

数字ATPG会产生大量的开关活动，导致电源噪声、地弹噪声和衬底噪声。这些噪声会耦合到敏感的模拟电路中，导致其性能下降甚至功能失效。

• 电源隔离：

• 要求： 模拟电源和数字电源必须物理分离。通常使用隔离环 和独立的电源焊盘。

• 在ATPG期间： 即使电源分离，通过衬底耦合的噪声依然存在。因此，需要确保模拟模块在ATPG期间处于断电或静态偏置状态。

• 信号隔离：

• 要求： 数字信号线不能穿过模拟区域，反之亦然。所有从数字域到模拟域的信号（控制信号、数据信号）都必须通过专门的接口电路。

• 关键接口： 数字到模拟的接口需要被妥善处理。

2. 接口控制与保护

数字和模拟电路连接处的信号必须被精确控制，这是DFT设计的重点。

• 将模拟信号与扫描链隔离：

• 要求： 所有连接到模拟模块输入端的数字信号（如配置寄存器、使能信号），在ATPG模式下必须被设置为一个安全的“静态”值。这通常通过在数字-模拟接口插入 “隔离单元”  来实现。

• 目的： 防止ATPG过程中扫描链的随机跳变（0/1翻转）传到模拟输入端，导致模拟电路进入不可预知的状态（例如，意外开启大电流通路，导致闩锁或过热）。

• 定义“安全状态”：

• 要求： 设计团队（模拟和数字工程师）必须共同定义，在测试模式下，每个连接到模拟电路的数字信号应该是什么值（0或1）才是安全的。例如，将一个偏置电路的控制信号设为“关闭”状态可能才是安全的。

• 处理来自模拟的信号：

• 在数字输入端插入 “伪输入” 单元，允许ATPG工具在测试时直接控制该输入值，而不是依赖不稳定的模拟输出。

• 或者，将模拟模块置于一个已知状态，使其输出一个稳定的、可预测的逻辑值。

• 要求： 从模拟模块输出到数字模块的信号（例如，“比较器完成”、“锁相环锁定”），在ATPG期间需要被处理。通常的做法是：

3. 时钟与复位管理

ATPG严重依赖于可控的时钟和复位。

• 模拟时钟：

• 要求： ATPG使用的扫描时钟绝对不能干扰模拟电路的时钟。例如，PLL的时钟、ADC的采样时钟等必须与扫描时钟域完全隔离。

• 实践： 在ATPG模式下，通常会让PLL进入旁路模式，使用一个稳定的参考时钟直接驱动数字逻辑，而关闭PLL本身的高频输出，避免相互干扰。

• 复位：

• 要求： ATPG过程中对数字复位信号的操作不能复位模拟电路。

• 实践： 模拟电路的复位信号通常需要被隔离，使其在测试模式下不受数字复位信号的影响。

4. 电源管理

ATPG会导致瞬间的高开关电流，引起电源电压的毛刺和跌落。

• 要求： 模拟电路对电源纹波非常敏感（例如，高精度ADC、DAC）。数字ATPG产生的电源噪声会严重降低其性能。

• 实践：

• 在物理设计上，使用更宽、更密集的电源网格，并增加去耦电容。

• 在测试策略上，可以采用降低测试时钟频率或分区域测试的方法，以降低同时开关的触发器数量，从而减小峰值电流和噪声。

5. 测试模式定义与协同

• 要求： 必须在芯片顶层定义清晰的工作模式，包括功能模式和多种测试模式。

• 纯数字测试模式： 在此模式下，模拟电路应被断电或置于最低功耗的“睡眠”状态，其接口被完全隔离。

• 混合信号测试模式： 在此模式下，用于测试模拟电路本身，此时数字部分的扫描链可能被禁用。

• 实践： 通过专用的测试模式控制引脚来切换这些模式。数字和模拟DFT工程师必须紧密合作，确保这些模式定义正确且无冲突。

总结：对模拟电路的具体要求清单

当你的芯片要进行数字ATPG时，你对模拟电路（或模拟模块）的要求是：

1. 可隔离： 必须有明确的电源和信号隔离方案，使其能与嘈杂的数字测试环境隔离开。

2. 接口可控： 所有与数字电路的接口信号，都必须能够被强制到一个预先定义好的、无损害的“安全状态”。

3. 状态已知： 在测试模式下，模拟电路应处于一个稳定的、可预测的、低功耗的静态偏置状态或关闭状态。

4. 时钟独立： 其关键时钟源（如PLL）不应受到扫描时钟的影响，并且能够被旁路或关闭。

5. 无副作用： 数字ATPG的操作，如扫描移位、捕获，不应通过衬底耦合或电源网络对模拟性能造成不可逆的损害（如闩锁效应）。

最终目标是：在尽可能不影响数字ATPG测试覆盖率的前提下，保护脆弱的模拟电路，并确保整个过程的可靠性和可重复性。 这需要通过精心的DFT架构设计和跨功能团队的早期协作来实现。