现在还没有相册
现在还没有记录
现在还没有动态
- cadence ADE导出引脚顺序不对，和CDF不一致 2021-11-19
- 这里有个bug就是cadence的CDF editor不能直接load 修改后的CDF文件（没修改的也不行），会提示错误如下： the specified file: "port:"/file*****/"" does not ...
- vcs-mx和finesim混合仿真 2021-11-05
- 据说vcs-xa混纺里的xa不再更新，所以尝试和finesim搭配做混合仿真。 这两家伙的网上资料少的可怜。 模拟包数字，容易出现模拟线网名_<1> _<0>和数字net ...
- finesim的feature添加 2020-09-13
- 感谢 http://bbs.eetop.cn/thread-871122-1-1.html的提示，大概知道了一些逻辑关系。 用scl-keygen却是方便简洁，用之前修改src文件，应该可以在任意 packedg ...
- 文章参考价值 2015-12-04
- “只需打印transaction on circuit and system，JSSC，transaction on power electronics,very large scale&nbs ...
- 尾电流大于第二级电流时的摆率 2015-09-18
- silergy的笔试题里考了这样一个题，双转单时，差分对尾电流大于第二级电流时的摆率。 通过回来仿真分析，当输入正阶跃，即输出电压经历正的slew时，流过电容的电 ...
- Capfree型LDO 2015-08-03
- 参考2007年T. MOK JSSC的capfree型LDO论文，搭了一个电路调试。按照论文里的说法，输出电容100pf足够，而且内部电路静态消耗电流很小（论文里没有明说， ...
/1 
eetop公众号
创芯大讲堂
创芯人才网