日志

Capfree型LDO

热度 1已有 2423 次阅读| 2015-8-3 14:47 |个人分类:电路设计

参考2007年T. MOK JSSC的capfree型LDO论文，搭了一个电路调试。按照论文里的说法，输出电容100pf足够，而且内部电路静态消耗电流很小（论文里没有明说，但是反推吧，毕竟他说100uA），实际调试时发现他这个结构其实有很多不足，100mA-1us的负载电流突变加载在一个100p的电容上，导致输出电压急剧下降，从一个2.5V的目标电压掉到只有1V左右，不过我现在也没去考虑是不是我设计的输出电压太大，难不成我我设计1V左右的输出电压就不会有这么大的过冲？

经过各种调试后发现还是减小负载瞬态的速度最管用，仔细看他论文后面帖的图，貌似负载瞬态不是1us，（不过LDO一直都没有什么标准测试负载瞬态，至少我目前不知道）。

其实作者说Q-reduction，但是从电路的角度来看，Q-reduction电容明显减缓了PMOS栅极的电压变化速率，所以这也是一层折中吧。

感觉capfree的LDO可能还是单管结构方便一些，单管操作减少了很多环路，稍微加点瞬态增强电路可能就满足要求了