注册 登录
EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

wang19871001的个人空间 https://blog.eetop.cn/1782030 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料
统计信息

已有 347 人来访过

  • 积分: 6898
  • 资产: 6898
  • 发贴收入: 669
  • 推广收入: --
  • 附件收入: 5092
  • 下载支出: 264
  • 好友: 4
  • 主题: 63
  • 日志: 5
  • 相册: 2
  • 分享: --
相册
记录
  • 很多行业内 需要的资料 和学习经验 可以微信我，加我微信：eeeknow04  回复
个人资料
  • 居住地上海市 浦东新区

查看全部个人资料

动态

    现在还没有动态

日志
一个芯片工程师的ADC学习笔记 （二 2021-11-30
众所周知，ADC主要用于对模拟信号进行数字采集，以进行数据处理。我们周围的信号一般都是不断变化的模拟量，如光、温度、速度、压力、声音等。然而，我们大 ...
(2674)次阅读|(0)个评论
ADC模拟的全面解读 2021-11-25
ADC是什么？ 自然界产生的各种信号，都是模拟信号，比如人们说话的声音，眼睛看到的景色，身体感受到的温度、湿度、压 ...
(1313)次阅读|(0)个评论
ADC——资深模拟工程师必知必学的技术 2021-11-25
ADC是什么？ 自然界产生的各种信号，都是模拟信号，比如人们说话的声音，眼睛看到的景色，身体感受到的温度、湿度、压力、流速、光 ...
(0)次阅读|(0)个评论
IC设计之《PrimeTime时序分析流程和方法》，共11页，可打印，快来领取吧~~~ ... 2021-11-04
PrimeTime (PT) 是 Synopsys 的一个单点的全芯片、门级静态时序分析器。 它能分析大规模、同步、数字 ASICS 的时序。PrimeTime 工作在设计的门级层次，并且和 ...
(2827)次阅读|(0)个评论
IC设计之《Verilog代码风格规范》，共16页，可打印，快来领取吧~~~ ... 2021-11-04
Verilog HDL（简称 Verilog ）是一种硬件描述语言，用于数字电路的系统设计。 可对算法级、门级、开关级等多种抽象设计层次进行建模。 Verilog 继承了 C ...
(1976)次阅读|(0)个评论
IC设计之《可测性设计及DFT软件的使用》，共49页，可打印，快来领取吧~~~ ... 2021-11-04
可测试性设计（英语：Design for Testability, DFT）是一种集成电路设计技术 ，它将一些特殊结构在设计阶段植入电路，以便设计完成后进行测试。 任何 ...
(1491)次阅读|(1)个评论

查看更多

留言板全部
你需要登录后才可以留言 登录 | 注册

wang19871001 2021-10-26 10:56
加老师VX：eeeknow04，了解更多行业资料以及海量视频课程！
LF0692 2021-10-26 10:37
哈喽，可以分享下资料吗数字IC设计的
查看全部
最近访客
关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-3 10:50 , Processed in 0.017378 second(s), 12 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部