统计信息
现在还没有相册
现在还没有记录
- Cracking Digital VLSI Verification Interview 第二章 2020-09-08
- 欢迎关注个人公众号摸鱼范式，后台回复pdf获得全文的pdf文件 Computer Architecture RISC和CISC的区别是什么？ RSIC：精简指令集。CISC：复杂指令集 ...
- Digital Logic Design 2020-06-08
- Digital Logic Design Number Systems, Arithmetic and Codes 将下列十进制数转换为有符号二进制，八进制和十六进制，使用尽可能少的比特位 a)17 ...
- 请问s的vip的license应该怎么破解？
- WIN下使用Synopsys docker使用指南
- 【VCS版】【mentor公司的例子】基于UVM的UART验证环境
- pss国内有公司用么
- 有人用过svlib吗，编译报错求助
- 【汉化】Static Timing Analysis for Nanometer DesignsA Practical Approach.pdf
- 【电子书】Digital Integrated Circuit Design Using Verilog and Systemverilog
- Digital Design With an Introduction to the Verilog HDL, VHDL, and SystemVerilog
- RTL Modeling with SystemVerilog for Simulation and Synthesis
- mentor的uart uvm example
现在还没有动态
最近访客
昨天 23:16
前天 16:56
2025-07-12
2025-07-11
2025-07-03
2025-06-25
2025-06-23
2025-06-23
2025-06-21
2025-06-12
2025-06-10
2025-06-07
2025-05-29
2025-05-28
2025-05-27
2025-05-24
2025-05-24
2025-04-25
/1 
eetop公众号
创芯大讲堂
创芯人才网