日志
避免栅极输入击穿另一类有效方法
| |
作者:贾柱良
大家都知道0.18um及下的工艺的mos管的poly gate 的氧化层做的比较薄,所以就有了antenna的检查,因为工厂在加工的时由于离子注入法,长长的金属线就象天线一样收集电荷,这些电荷需要如果有泄放通道固然是好,如果没有泄放通道随着收集的电荷越来越多导致电压越来越高会击穿栅极,所以可以加antenna为其提供泻放通道.
在0.18um及其下的深亚微米工艺,一般在做输入的栅极建议不要直接连接到VDD VSS上,这也是gate的氧化物的厚度比较薄,又由于VDD VSS是低阻通道,当芯片与带静电的人的手或与带静电的金属想接触时,就会产生ESD放电,虽然芯片的IOPAD 上做了放电的ESD的保护机制，但是芯片内部仍然是低阻通道．所以有比较大的电压波动，如果mos管的栅极直接与之相连，有可能被击穿，在这中做一些上拉和下拉单元再与输入栅极相连，这样可以避免被击穿．
但是有一种电路通过or门或者and门电路做芯片的上电检查，如果芯片的内部的电压上升二分子一的VDD是就产生一个复位信号，这时输入必须要接到VDD 电源线上，这时不可能接上拉单元，否则的没法做上电检查，这时必须用metal直连，也可以用metal连接，我们可以做成金属电阻２００欧姆以上，只是需要浪费一点芯片的布线资源，我们知道esd的一般是选则低阻通道，通过增加金属的线的长度来增加电阻不愧是解决问题的好办法．
/1 
eetop公众号
创芯大讲堂
创芯人才网