日志

EDIF的用法(1)---LATTICE

已有 5133 次阅读| 2014-3-5 10:45 |个人分类:FPGA设计方法

Latticesemi Diamond使用EDIF的步骤：

   1. 综合：由于Diamond本身集成synplify pro，综合输出的就是标准网表文件EDIF，其扩展名为edi，即：*.edi；

         注意：在综合时，一定要把综合选项Disable IO Insertion选为true，默认是false。

   2. 转换(translate)：产生*.ngo文件；

   3. 创建黑盒文件：简单的做法就是在你原设计的顶层，把代码去掉，只保留IO的部分，并在后面加/*synthesis syn_black_box*/ 约束。下面给出verilog HDL示例：

module ddc_top(
      input    sys_clk160m,
      input    reset_n,

      input    [15:0] datadi,
      input    [15:0] datadq,

      output  reg [15:0] ddc_outdi,
      output  reg [15:0] ddc_outdq,
      output  reg ddc_outdv
)/*synthesis syn_black_box*/;
endmodule
至此，你提交黑盒文件*.v 、*.edi、*.ngo三个文件即可。如果是别人提供给你的，你是最后集成的工程师，那么请继续：

   4. 把别人提交的网表文件*.edi改为*.edn，这个没有什么，都是一样的，只是diamond不识别*.edi而已。添加*.edn和黑盒文件*.v到当前工程；

   5. 在translate/ Macro Search Path增加*.ngo的路径，默认当前工程路径；

   6. 完成，可以map、PAR等后续工作。