日志
- 分享 如何集成5nm高速IP （SerDes、DDR、PCIE等）?
- 介绍 深度亚微米技术的进步，以及增加多种功能以降低成本，结合现有操作规模，意味着SoC的设计变得更加复杂。 低于16纳米工艺节点的最大驱动因素是这些先进节点更高的晶体管密度所带来的功率下降和性能提高。然而，这样做会给物理实现和时序/功率收敛带来挑战。特别是高速IP，如SerDes、DDR、PCIE在大型SoC中的集 ...
- 分享 效率提升50倍！采用相同的C语言程序，28纳米FPGA跑3D光线追踪游戏轻松击败7纳米x86！ ...
- FPGA（现场可编程门阵列）是一种可重构的微芯片——已经被证明可以运行一款用C语言编写的3D光线追踪游戏，其效率是x86 CPU的50倍，而功耗仅为后者的2%，这可能为未来编程效率的提高指明了道路。 这是由来自阿根廷的开发人员Victor Suarez Rovere和来自宾夕法尼亚州的系统工程师Julian Kemmerer所完成的，文末可以 ...
- 分享 回顾历史梦幻处理器：软硬件协同虚拟机的发源与IBM RISC 指令集的统一大业（80年代后 ...
- 本篇文章将带你了解 : IBM 的商用电脑产品线 金星（System/36）和火星（System/38）相撞的传奇故事 IBM 为何被迫分开销售硬件和软件？ IBM RISC 指令集的「统一大业」 2018 年7 月26日，IBM 发表专文〈IBM i 30 Years: From Silver Lake to IBM i – A POWERful Story of Evolution〉，庆贺代 ...
- 分享 浅析Quantus在Cadence数字设计平台中的深度应用（附PPT）
- 作者：张倩忆，沈龙 Cadence 楷登 文末可申请PPT资料 早期集成电路设计中，工程师考虑的信号延迟主要产自于标准单元自身的延迟。然而从业界的主流工艺进入深亚微米之后： 绕线产生的信号延迟在总占比上越来越大 信号噪声对于芯片功能的影响也不断增加 ...
- 分享 猜一猜都是什么芯片？
- 大家先猜一猜下面的几张图都是什么芯片？ 我相信100%的人猜不出来，因为这个其实不是芯片，而是城市！ 这些命名为《城市之“芯”》的照片都是摄影师吴一凡（中国）的航拍 ...
- 分享 可穿戴超声最新进展--超声波贴片提供内部器官的连续成像，突破48小时、可测深度14cm ...
- 大多数可穿戴健康监测设备都依靠基于光的方法为用户提供生物特征信息——但这些数字并不能提供一个人健康的整体情况。 现在，可穿戴超声波可以提供长达 48 小时的连续成像 研究人员正在改进可提供连续成像的软粘性超声贴片——有时长达 48 小时。 近年来流行的一种健康监测技术是可穿戴超声。 可穿戴超声 ...
- 分享 芯片规模越做越大，网表ECO难度指数上升！究竟该如何面对？ ...
- 芯片网表ECO面临的三大挑战 挑战一： 芯片网表调试和功能ECO正变得越来越复杂。中大型SOC都是千万门级起步，超过一亿门的设计也是随处可见。隐藏的BUG通常跨越多个模块和层次，加大了调试和ECO的难度。先进的逻辑综合和物理综合的优化策略使得网表调试和ECO难上加难。 挑战二： 大型SOC流片成本越来越高，如 ...
- 分享 回顾历史梦幻处理器：RISC 问世与IBM 801 的前身（1970 年代）
- 来源：technews（台） 作者：痴汉水球 一般来说，人类历史第一台RISC 电脑，应当是CDC6600，姑且不论IBM 力图自我宣传的立场，IBM 801 研发过程逐步厘清RISC 该有的样貌，也是不争的事实。最起码IBM 801 研发团队明确指出「存储器载入／回存（Load / Store） 架构」与「微码不好（Microcode is bad），不要微 ...
- 分享 SoC验证流程和方法
- 我们需要越来越复杂的芯片和SoC，用于所有使用人工智能等最新技术的新应用。例如，包含118亿个晶体管的苹果的5nm SoC A14具有6核CPU，4核GPU和16核NPU引擎，每秒能够进行11万亿次操作；而AWS 7nm 64位Graviton2定制处理器包含了更多的300亿个晶体管。设计如此复杂的芯片需要一个标准且经过验证的验证流程，该流程涉及使用 ...
- 分享 回顾历史梦幻处理器：计算机架构、商业大型机与超级电脑的诞生（1960 年代） ...
- 来源：technews（台） 作者：痴汉水球 俗语说的好，有人的地方就有「江湖」和「政治」。 同理可证，有产品的公司就有「腰斩」、「中止」和「任其自生自灭」，处理器业界亦不可免俗，计算机工业的历史洪流充满无数无缘与世人见面的梦幻逸品，与渐渐被后人遗忘却开辟崭新时代的旷世巨作。 不学无术的笔者 ...
/1 
eetop公众号
创芯大讲堂
创芯人才网