jackzhang的个人空间 https://blog.eetop.cn/jack1 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

芯片规模越做越大,网表ECO难度指数上升!究竟该如何面对? ...

已有 540 次阅读| 2022-9-5 11:53 |系统分类:芯片设计

芯片网表ECO面临的三大挑战


挑战一:芯片网表调试和功能ECO正变得越来越复杂。中大型SOC都是千万门级起步,超过一亿门的设计也是随处可见。隐藏的BUG通常跨越多个模块和层次,加大了调试和ECO的难度。先进的逻辑综合和物理综合的优化策略使得网表调试和ECO难上加难。


挑战二:大型SOC流片成本越来越高,如服务器SOC是28~7nm,手机SOC已经是5nm为主。如此大的生产成本对芯片的设计验证提出了新的要求。尽管使用了各种验证工具和方法,但总会出现一些意想不到的BUG。这也就使得功能ECO的压力越来越大。


挑战三:芯片产品的迭代周期越来越短。现在市场需求日新月异,加上大量资本入局之后,基本上要求芯片每年一升级。由于产能紧张,生产周期加长,这就对缩短研发周期提出了新要求。



NanDigits GOF套件的解决方案


为了解决上面的问题和矛盾,NanDigits推出了GOF ECO网表调试、GOF ECO、GOF LEC形式验等组合方案,来帮助设计公司应对设计中遇到的快速功能ECO的需求。


图片


NanDigits GOF套件可以帮助设计公司大大加快设计后期流片测试后两个阶段,节省数周到数月的宝贵时间。


PreMask ECO


设计后期的功能ECO也叫PreMask ECO,由于后端布局布线已经进行了大半,这个时候如果RTL有改动,后端的工作也不可能重头来一遍,太浪费时间,通常的做法是走ECO流程。如下图,当设计后期RTL有变动时,不需要重新综合,不需要重新插入DFT,也不需要布局布线重新来过,利用GOF ECO自动完成以上步骤。在每一步过程中,利用GOF Debug来帮助分析和定位问题。并且在每一步完成之后,利用GOF LEC来保证修改的正确性。


图片


PreMask ECO的最大的难点是网表的复杂性,需要准确找到修改的位置,再做出最小的patch。只有patch最小,才最有利于后端的时序收敛。针对这个难点,GOF套件内嵌自研算法,能够自动识别和分析逻辑综合和物理综合阶段的各种高级优化策略,如inversion push、dff复制和合并、pin clone和跨模块优化等。使用GOF LEC找出真正需要修改的逻辑点,还可以使用GOF Debug进行人工分析和指导,最终GOF ECO经过计算和处理得到最佳patch。同时,GOF套件支持多核并行计算,利用服务器和集群的算力,同时进行多种RTL ECO方案的评估,用户可根据ECO的效果决定使用哪种ECO方案。


PostMask ECO


流片测试后的功能ECO即PostMask ECO,与PreMask ECO最大的区别是只能修改金属层的连接。新加入的逻辑需要映射到sparecell上(sparecell也叫dummycell)。删除的逻辑并不能真正被删除,需要把这些cell的输入接到TIEHI、TIELO网络,输出floating。


PostMask ECO除了上面提到的难点,还有两个额外的难点。一是:sparecell是随机分布,附近不一定刚好有需要的cell类型,这就需要灵活等价变换。二是:需要考虑连线的拥挤,这很大程度上决定了DRC和Timing的收敛程度。


图片


GOF ECO支持优化的物理映射方法,读入LEF/DEF,识别sparecell的位置、类别、数量等信息,进行整体和局部的映射优化。同时,也会考虑到时钟树和复位树信息,把新加入DFF映射到最适的位置。GOF ECO还会进行ECO连线对拥挤程度影响的分析,把绕线拥挤问题降到最小,加快了后端收敛的速度。GOF ECO还支持Gate Array ECO Cell的流程,在先进工艺下,可以获得更好的后端收敛。


支持多种ECO流程


ECO流程一:全自动功能ECO流程。利用GOF LEC分析重新综合的网表与原APR网表的差异,并自动产生Patch,输出新网表或者eco script给后端APR工具完成eco route。


图片


https://nandigits.com/gof_manual.php#-automatic-functional-eco-example-script


ECO流程二:RTL辅助ECO流程。由于综合的优化、DFT的插入,带来了网表与网表对比的复杂性。GOF套件利用新RTL与老RTL的对比,来加速ECO进程,并且可以避免冗余的ECO修复。


图片


https://nandigits.com/gof_manual.php#-rtl-guided-eco-example-script


ECO流程三:RTL Patch ECO流程。RTL Patch ECO可以省掉超大型设计中重新综合花费的大量时间。RTL Patch ECO有两种模式,一种是直接在网表里写rtl patch,另一种是写独立的rtl patch文件。只要前端工程师完成rtl patch编写,GOF套件就可以由此生成eco网表和eco script。


图片


https://nandigits.com/gof_manual.php#-rtl-patch-example



关于NanDigits Design Automation


Nandigits Design Automation于2007年成立,公司总部位于美国硅谷圣何塞(San Jose)。2016年10月在中国大陆成立销售和技术支持部门。我们是完整的芯片网表解决方案提供商,主要产品有网表功能ECO工具GOF ECO、逻辑等价性检查工具GOF LEC,网表调试工具GOF Debug。到目前,我们已经帮助全球数十家芯片设计公司Tapeout超过100个项目。


图片



中国大陆

技术支持:support@nandigits.cn

大陆销售:sales@nandigits.cn

美国总部

技术支持:support@nandigits.com


欢迎联系评估和试用:https://nandigits.cn/license/getlic.php



欢迎关注NanDigits

图片

完整的芯片网表解决方案提供商



点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 8

    关注
  • 130

    粉丝
  • 560

    好友
  • 228

    获赞
  • 200

    评论
  • 49136

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 17:28 , Processed in 0.014444 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部