日志

漏功耗

已有 1311 次阅读| 2014-6-19 09:53

天气: 晴朗

心情: 高兴

每芯片在静态功耗测试实验时发现有些芯片的静态电流过大超过设计指标不满足设计要求，不同批次表现的请款不一样，1. 输入悬空，会导致mos管出现大的漏电流，如果管子的w/l值越大则出现的漏电流越大，由于mos管栅氧化物上捕获了一些电子，从而形成一定的电源，导致mos管形成弱反型层，有大的弱电流从源级流向漏极。阈值电压越低则漏电流越大。

2. 个别没有受控的门控逻辑存在动态翻转，形成动态功耗也计算在芯片内部功耗。

3. 设计过程中芯片用到一些上拉电阻，下拉电阻形成大的电流也计算到芯片的内部功耗。

4. 芯片内部存在三态输出，这样导致下一级的输入悬空。从而引入漏电流变大。

芯片测试的漏功耗变大可能会引入一些短路功耗、三态导致输入悬空形成的短路功耗、时钟上没有被门控住的动态电流，具体要看情况分析。