路科验证的个人空间 https://blog.eetop.cn/rockeric [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

分享 什么是定制化处理器?
2021-3-19 15:24
定义已更改,因此将影响设计过程。 在最新的周期性发展热潮的刺激下,半导体行业进入了定制处理器的新黄金时代,但是这次 “定制处理器” 意味着不同的东西。 上一个时代,每家主要的半导体公司都拥有内部处理器:SuperH,PowerPC,V800,Alpha,MEP,Trimedia等,其中一些在特定领域比 ...
843 次阅读|0 个评论
分享 使用命令序列执行状态机
2021-3-19 15:23
几乎每个规模不小的设计里都包含至少一个状态机,并且通过其合法状态 、 状态转换以及状态转换 的 各种原因来行使该状态机是验证设计功能的关键。在某些情况下,我们可以简单地使用状态机作为对设计执行正常操作的副产品。在其他情况下,状态机可能非常复杂,以至于我们必须采取明确的针对性步骤来有效地行使状态 ...
769 次阅读|0 个评论
分享 除了这门升级中的V2Pro课程,恐怕你找不到更好的学验证的途径了 ...
2021-1-10 21:45
没错,想必你猜到了,V2Pro课程又一次像20秋季班一样,在开课前的2个月,就开始纳新了。 元旦假期刚刚过去,不知道你给新的一年订了什么计划,而过去的一年你的学习、工作进行得是否如意。我习惯于把阳历年作为一年的起始,这有助于我日常对时间的感知,比如1年是分成12个月,而不是在过了农历年以后再开始算 ...
1635 次阅读|0 个评论
分享 浅谈便携式激励(PSS)和UVM
2021-1-10 21:44
摘要:简单易懂的PSS用例科普 Accellera的便携式测试和激励标准提供了强大的验证功能,这些功能并不能代替UVM,而是可以增加现有的验证流程。 这就是便携式激励和UVM相互作用的方式。 在开发便携式测试和激励标准时,有关它的最常见问题之一是:它打算替代UVM吗?”答案很明确:“不!” 要 ...
946 次阅读|0 个评论
分享 DVT| DVT在PSS中的应用
2021-1-10 21:42
便携式激励技术 是IC验证中最热门的话题之一。 一些EDA供应商已经开发了相关的工具,并与Accelera Systems Initiative合作,为它们定义一个标准的输入格式。便携式激励标准(PSS)1.0版于2018年6月发布,人们对这一方法很感兴趣。现在所有相关的商业工具都支持该标准,采用速度正在加快。 然而,在实际芯片 ...
846 次阅读|0 个评论
分享 便携式激励vs形式化vsUVM验证方法在IP块的整个生命周期中的比较分析 ...
2021-1-10 21:39
摘要 -验证技术和方法不断发展,以应对日益严峻的验证挑战。当今行业的最新技术是基于UVM和基于形式化(Formal)的验证流程。事实证明,这两种技术都可以显著提高验证质量, 但缺点是测试用例或激励不能“重复使用” 。 测试用例的可移植性一直是整个行业验证团队的目标。没有人愿意通过为不同的测试 ...
635 次阅读|0 个评论
分享 是模拟器在我的SystemVerilog代码下的行为出错了吗?
2020-12-10 11:15
摘要: 有时,System Verilog的使用者花费大量时间来调试意料之外的仿真结果。最后才发现是SystemVerilog语言参考手册(LRM,Language Reference Manual)所定义的规范与使用者所想的不同。在本文将探讨SystemVerilog使用者经常提出的一些问题。这些问题的回答 将帮助SystemVerilog的使用者正确、准 ...
1034 次阅读|0 个评论
分享 设计验证项目中的强大功能
2020-12-10 11:13
对于任何设计验证 (DV) 项目,遵循最佳编程规范可让团队成员的日子过得更轻松。另一方面,当代码被重用时,或者当代码从一个所有者移交给另一个所有者以完成将来的任何改进时,不良的代码风格会导致很多问题。有时,它会导致代码中的大量返工和修补程序,使代码很难在项目的后期阶段或将来需要重用的项目中得 ...
974 次阅读|1 个评论 热度 1
分享 导入SystemVerilog程序包意味着什么?
2020-12-10 11:10
在上次网络研讨会中,我解释了在SystemVerilog中导入程序包时会发生什么情况。不过,仍然有很多问题,所以这里给出了书面版本。 请在你自己的系统或EDA工具上尝试这些示例。将代码剪切并粘贴到SystemVerilog文件中,进行编译和调试。犯些错误,搞得一团乱,然后从中学习(即不断试错,入坑又出坑)。 ...
792 次阅读|0 个评论
分享 UVM和C-完美结合
2020-12-10 11:08
摘要: SystemVerilog 和 UVM 为验证团队提供结构和规则。它使得在许多测试中能获得一致的结果,并可以在团队之间共享验证。许多验证团队都在使用由C代码编写的验证套件。本文 将讨论 将基于C的测试和验证套件集成到常规UVM测试平台 的各种方法 。 引言 本文将演示把DPI-C与标准UVM ...
1173 次阅读|0 个评论
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2022-1-25 03:06 , Processed in 0.045006 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部