路科验证的个人空间 https://blog.eetop.cn/rockeric [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

DVCon圆桌论坛实录:大咖眼中的EDA技术风向标

已有 277 次阅读| 2025-4-22 10:14 |个人分类:IC验证|系统分类:芯片设计| 芯片验证

DVCon China 2025已于2025年4月16日在上海完美闭幕

DVCon作为IC设计验证领域颇具影响力的大会,拥有超过30年的历史。而DVCon中国作为全球6个分会之一,自2017年第一次举办以来,规模逐渐壮大。

图片

此次大会主席路桑表示:“近年来,我们在国内各个领域的芯片开发中看到了巨大的增长空间,特别是在cpu、GPU、人工智能、汽车电子、通信物联网等关键领域。看到国内公司在这些领域的迅速崛起令人鼓舞,这不仅推动了技术进步,也提升了我们的整体市场竞争力。

希望在发展中重视创新。无论是工具和流程的创新,还是在实际工程过程中对问题的创新性解决,设计验证工程师的贡献都是不可或缺的。正是通过不断的创新,我们才能在竞争激烈的市场中立于不败之地。

此次会议现场可以看到参会工程师们的神情满是笃定。Cadence、Synopsys、合见工软的Keynote嘉宾,纷纷畅谈AI和LLM的应用前景。大会展示的论文和成果,质量更上一层楼,能看出大家不再浮躁,而是静下心来做研究。

图片

新思科技全球副总裁Thomas Li以“AI驱动的芯片验证未来”为主题,系统阐述AI如何重塑芯片设计验证流程和创新范式,通过AI与EDA的深度融合,为高度复杂的芯片设计提供智能化、高可靠性的验证解体系,引领下一代验证方法论革新。

Cadence的Chuck Alpert 先生演讲中讲到了 Cadence ‌AI 验证技术‌,从“自动化工具”到“智能协作者”的转型,全方位展现 AI 如何重塑芯片设计未来。

合见工软首席技术官贺培鑫在会上分享合见工软数字验证全流程的领先解决方案,以及合见在AI方面赋能EDA工具的革新性发展成果,及在人工智能时代,合见对于未来RTL设计与验证方法学的探讨。

图片

在芯片设计领域,验证技术是确保复杂系统可靠性的核心环节,此次DVCon大会公布了年度best paper及获奖名单,来自全球顶尖企业与研究机构的成果脱颖而出。接下来跟随小编将目光聚焦至本次会议获奖研究的创新亮点及其对行业的推动意义吧。

best paper

Paper Session 7: A System-Level Random Verification Method for Multi-threaded Processors

演讲人:Zhixian Li(百度昆仑芯)

随着多核处理器在AI、云计算等场景的广泛应用,多线程并发场景下的功能验证成为巨大挑战。传统定向测试难以覆盖海量可能的线程交互组合,而完全随机测试则效率低下。本论文提出了一种创新型系统级随机验证框架:

-- 通过动态约束随机化生成线程调度指令,模拟真实场景下的竞争与同步问题;

-- 引入覆盖率引导的反馈机制,自动优化测试用例,提升漏洞挖掘效率;

-- 在开源risc-v多核平台上验证,成功检测到多个隐藏极深的死锁与数据一致性问题。

该技术已被应用于高性能服务器芯片的验证流程,将调试周期缩短了40%,为复杂处理器的可靠性保驾护航。


best paper

Paper Session 12: A method to implement dummy modules for GLS in complex chip

演讲人:Tao Tao(高通)

在芯片设计后期,门级仿真(GLS)是验证时序与功能的关键步骤。然而,超大规模芯片中IP模块的交付延迟常导致GLS进程受阻。本研究提出了一种“虚拟模块”构建方法:

- 通过抽象接口协议与轻量级功能模型,快速搭建未交付IP的占位模块;

- 支持与真实模块的无缝替换,确保上下游验证并行开展;

- 在某5nm车载SoC项目中应用,使GLS启动时间提前3个月,节省超百万美元成本。


Best Poster

NO.002:A userfriendly SoC formal connectivity check infrastructure platform

作者:Jinyi Chen(百度昆仑芯)

SOC设计中,数百个IP模块的连接正确性直接影响芯片功能。传统检查工具依赖工程师手动编写断言,耗时且易出错。该团队开发了一套创新平台:

- 基于图形化界面自动提取设计规范,生成形式化验证所需断言;

- 内置智能冲突检测算法,实时提示信号映射矛盾;

- 在某通信芯片中落地,将连接检查效率提升70%,错误遗漏率降为零。


验证技术驱动芯片创新,本次获奖成果折射出芯片验证领域的三大趋势:

1. 自动化与智能化:覆盖率引导、形式化方法大幅减少人工干预;

2. 系统级协同:从模块级到系统级的验证闭环成为刚需;

3. 开源与易用性:工具链的平民化正在降低芯片设计门槛。

正如一位评审专家所言:“这些研究不仅解决了当下的工程痛点,更定义了下一代验证方法论的标准。”

DVCon的舞台见证了验证技术的每一次跨越。让我们祝贺获奖团队,也期待更多创新者加入这场关乎算力根基的技术革命。


*图片来源:DVCon官方公开资料  


*免责声明:本文内容基于获奖论文公开信息,不涉及企业机密细节。



点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 6

    周排名
  • 12

    月排名
  • 0

    总排名
  • 0

    关注
  • 285

    粉丝
  • 25

    好友
  • 49

    获赞
  • 47

    评论
  • 33855

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-24 15:36 , Processed in 0.014367 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部