项目忙起来真是焦头烂额，趁周末再记录几点自己的感悟

1. 具有循环工作状态的电路状态机要注意状态的清除归零。

   注意不要有第一遍循环对，第二遍因为起始状态不对，状态跳转和期望不一致的情况。

2. 门控时钟的代码风格可以综合出门控时钟单元控制时钟，让芯片功耗降低。但有几个注意点：

   通常3bit以下的DFF没必要加门控单元，增大面积而且功耗减小十分有限；

   FPGA里没有门控时钟单元，因此FPGA原型验证的某些行为和仿真及实际IC是可能有区别的，需要注意。

3. 涉及运算的设计及验证要注意进位和溢出问题

4. 有符号数补码形式运算溢出问题：

   以双符号位变形补码运算时，正数符号位为“00”，负数符号位为“11”。

   若运算结果符号位为“01”，表明有正溢出，若符号位为“10”，则表明有负溢出。

   eg               十进制                          补码            [8:7]为符号位

                         127                   0_0111_1111

                         128                   0_1000_0000

                           -127                   1_1000_0001

                           -128                   1_1000_0000 

                           -130                   1_0111_1110

                           -120                   1_1000_1000

    5. ECO不要使用1'b1,1'b0，要用tie H/L cell。

    6. LVT cell比HVT的速度快，但是功耗大