设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

Verification| UVM| Verilog| Verdi| dve| vcs| English| Script| Low Power| Misc| DC| physical design| STA|

分享 long wire的处理: yuanpin318 2019-6-16 22:20; 当走线太长时，分割成几段 1. original wire 每单位长度的R，C 假设有1000个单位长度的wire, Delay = K*1000R*1000C = KRC*(10^6) 分割成10段，加9个buffer 就变成Delay = K*100R*100C+9Delay(buf) = KRC*(10^4)+9Delay(buf); 个人分类: Misc|717 次阅读|0 个评论

分享 PVT: yuanpin318 2019-6-16 22:06; 1. Process：process factor 【0.9~1.1】 2. Voltage：电压越大，delay越小 3. 温度：一般，温度越低，delay越小，速度越快但是，在55nm以下, delay-temp呈v形分布; 796 次阅读|0 个评论

分享同步和异步复位: yuanpin318 2019-6-16 22:01; 1. synchronous reset 缺点：需要clock才能完成复位 2. asynchronous reset; 个人分类: Misc|616 次阅读|0 个评论

分享 STA: yuanpin318 2019-6-16 21:51; 1. setup time 如何计算？ 2. hold time 如何计算？; 417 次阅读|0 个评论

分享 Latch: yuanpin318 2019-6-16 21:48; 1. 三态门应该怎样设计？ 2. 为什么CMOS latch使用传输门结构，而不实用本科学习的双与门结构？ 3. latch 用于 timing borrowing 4. lock up latch; 个人分类: Misc|993 次阅读|0 个评论

分享 verification basic: yuanpin318 2019-5-27 23:33; 1. Directed Verification - Random Verification 1.1 Directed Verification testcase生成stimulus, Env把stimulus发送给DUT, 并收集DUT的response并检测； directed verification 也会使用一定的randomization(通常针对data) 每个t ...; 个人分类: Verification|1441 次阅读|0 个评论热度 5

分享 randomize(null)用作checker的例子: yuanpin318 2019-5-27 21:45; class Eth_rx ; rand integer Pkt_len ; rand integer Var ; constraint var_c { Var 1518 ; Var 64 ;} endclass program Eth_25 ; Eth_rx rx = new (); initial begin rx . Pkt_len = 32 ; rx . Var ...; 个人分类: Verilog|1752 次阅读|0 个评论热度 6

分享 combinational loop detect: yuanpin318 2019-5-27 13:00; 1. in DC, use "report_loop" 2. Linting 3. vcs 3.1 compile, evaluation and simv otpion vcs +vcs+loopdetect ... 3.2 ucli interface: use loop_detect.tcl in the hanging point #!/usr/bin/tclsh proc loop_detect {args} { set h ...; 个人分类: Verilog|2414 次阅读|0 个评论

分享 Verilog basics: yuanpin318 2019-5-27 10:37; 0 Verilog History 0.1. IEEE Std 1364-1995 0.2. IEEE std 1364-2001 0.3. IEEE std 1364-2005 1. 如何加pullup rtranif1 (port0, vdd_pull1, en); 注意：assign (pull1, pull0) port0 = en ? 1'b1 : 1' ...; 个人分类: Verilog|1000 次阅读|0 个评论

分享 real issue in verification: yuanpin318 2019-5-27 10:19; 1. add monitor on all pad, to make sure no 'z on pad. RTL don't have issue, but GLS will fail since x propogation; 个人分类: Verification|578 次阅读|0 个评论

1 234 5 / 5 页下一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-13 16:37 , Processed in 0.010074 second(s), 4 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部