yuanpin318的个人空间 https://blog.eetop.cn/13812 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

combinational loop detect

已有 1970 次阅读| 2019-5-27 13:00 |个人分类:Verilog|系统分类:芯片设计

1. in DC, use "report_loop"

2. Linting

3. vcs
   3.1 compile, evaluation and simv otpion
   vcs +vcs+loopdetect ...
   3.2 ucli interface: use loop_detect.tcl in the hanging point
   #!/usr/bin/tclsh

proc loop_detect {args} {
   set help "-help"
    if { [string equal $args $help] != 1 } {
         config followactivescope on
         set i 0;
         while {$i < $args} {
          run_step
          incr i
         }
 
    } else {
        puts "Usage: loop_detect <no. of iteration>"
    }
}

proc run_step {} {
redirect -f loop.txt -a {set x [step]};
redirect -f loop.txt -a {set y [scope]};
puts $x;
puts $y;
}

点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 11

    粉丝
  • 2

    好友
  • 18

    获赞
  • 7

    评论
  • 3609

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-9 09:23 , Processed in 0.014273 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部