在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
分享 模拟学习笔记——零极点分析(1、对传输函数的影响)
CCT111 2023-10-10 20:14
1、线性时不变系统的传递函数: 因式分解可得: 2、系统的零极点的物理含义 : 零点:当系统输入幅度不为零且输入频率使系统输 ...
4687 次阅读|8 个评论 热度 66
分享 ICC的 一些proc , 方便操作
sunhongwei 2023-10-9 08:26
alias zs zoom_selected proc cref {} { get_attribute ref_name } proc rn {net} { #report_net -conn $net puts \nConnections for net $net\n puts \tDriver Pins\t\t\t\tType   ...
479 次阅读|0 个评论 热度 10
分享 运放开环,闭环传输函数以及GBW,-3dB带宽,单位增益带宽之间的关系整理 ...
CCT111 2023-10-8 17:44
1、反馈系统: 2、环路增益与闭环传输函数的关系: AW0即为开环GBW 所以 环路增益 的GBW也等于反馈系数*开环GBW 反馈系数为1时,环路增益的GBW即等于开环GBW等于闭环-3dB带宽,且环路增益传输函数=开环传输函数 3、带宽与速 ...
3571 次阅读|5 个评论 热度 45
分享 【求助】本人新手小白,才接触DC综合,通过渠道下载了SMIC 180nm工艺库,想问一问有没 ...
IM_DALLA 2023-10-8 10:47
本人新手小白,才接触DC综合,通过渠道下载了SMIC 180nm工艺库,想问一问有没有大佬有SMIC 180nm工艺库可供学习的介绍文档哇,谢谢大家!!!
364 次阅读|1 个评论 热度 11
分享 信号delay time vs phase shift
hebut_wolf 2023-10-5 16:22
对于信号而言,phase shift是一个相对值,而time delay是绝对值。有时候我们关心time delay,那么如何由phase得到延迟时间呢? 假设信号经过一阶低通滤波器(-3dB带宽为f0),那在所有频率点,信号的delay是怎样的? tao=16ns时,我用matlab plot了一下幅度、相位和time delay,其中 time delay=phase/w ...
496 次阅读|2 个评论 热度 7
分享 建立一张模拟电路的知识地图
hebut_wolf 2023-10-4 23:33
晚上听一个专栏,作者讲到构建知识地图的重要性,刚好最近我也在想这个问题,知识太多怎么办? 我回忆了自己看过的书:拉扎维,Allen,Sansen还有Paul Gray。 其中,拉扎维介绍了几乎所有的电路形式,使我对模拟电路的范围有了概念,里面用公 ...
7961 次阅读|15 个评论 热度 249
分享 svrf与快捷键
光非 2023-9-24 23:30
1. css()=car(geGetSelSet()) 2. 消除额外的边框 procedure(updata_bBox() let((st) cv=geGetEditCellView() foreach(stcv~steinersdbDeleteObject(st)) &nbs ...
56 次阅读|0 个评论 热度 4
分享 AMBA APB总线(基础)
曜曜曜切克闹 2023-9-24 13:17
0 写在前面: 感谢各位大佬们的关注和鼓励,受宠若惊。之后verilog部分更新一些写法技巧(慢慢接触项目总结吧),本篇先总结一些APB总线的知识点,下次再用APB 时钟计数器的verilog代码理解这些知识点。 1 学习资料 ·由于师兄给的设计要求是AMBA2.0,所以参考了ARM官网关于AMBA2.0的技术手册《AMBA™ Specifica ...
784 次阅读|0 个评论 热度 4
分享 饱和式发展_论学习和进步
hebut_wolf 2023-9-22 13:05
我从事模拟电路设计,常常遇到优秀的人,每次我都会想为啥我没有达到人家这个水平? 根据我的认知,所谓高水平,有两个表现:一是把一般人弄不清楚的问题,搞得很清楚; 二是知道的知识很广,做事情时不太容易受认知范围的限制。 每个人由于成长的环境不同,不可能一毕业 ...
825 次阅读|0 个评论 热度 18
分享 Verilog学习之旅
曜曜曜切克闹 2023-9-18 19:20
本人是东南的一名电子菜鸡,目前仍在东大读研。此前本科四年东学西学,没有留下学习痕迹。于研0顿悟,开始记录下自己的Verilog学习之旅,目的一是监督自己学习进展;目的二是记录自己学习感悟;目的三是给后来者分享自己经验;目的四是希望各位同仁批评指正本人的不足之处。 初识Verilog 本人此前多 ...
3174 次阅读|11 个评论 热度 56
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-4 05:05 , Processed in 0.022077 second(s), 2 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部