在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
分享 突破2——趁热打铁,高强度工作和学习
hebut_wolf 2024-6-24 17:09
之前的文章里,我认为世界是离散的、台阶式的,需要突破台阶才能维持更高能量态。 突破的要点,一是其中集中能量,二是及时反馈。 但为什么要这样做,背后底层的原因是什么? 生活的经验告诉我,在做一件事情时,全神贯注,持续不间断(当然吃饭睡觉是必须的),效率特别高?为什么会是这样? 老话说趁热打铁,这底 ...
28 次阅读|0 个评论
分享 KF2CSMC_31_test
xbei86 2024-6-24 15:10
drcExtractRules( bkgnd=geomBkgnd() TO=geomOr(TO) TB=geomOr(TB) GT=geomOr(GT) SP1=geomInside(TOTB) ...
0 个评论
分享 ​ <Living in harmony with different standards>
cluster116 2024-6-24 11:54
To all who may be concerned in an endeavor to acquire information relating to affairs beyond the range of physical vision we offer for consideration what may be regarded as an incredible narrative of journeys, and we entreat that you shall not pass unfriendly judgment upon that whi ...
20 次阅读|0 个评论
分享 Cadence Virtuoso IC617从版图提取寄生参数进行后仿真
cj_181888888 2024-6-24 10:27
版图设计 前面使用的是SMIC 0.18um的工艺库,但是它没有xrc规则文件,所以这次的设计换用了SMIC 0.13um的工艺库,网上没有现成的OA库,需要从CDB转成OA,具体可以看我下面给出的文章中的《CDB转OA》。 Cadence Virtuoso IC617中常见的报错和警告的解决方法 最终,用这个工艺库设计出来的版图如下。 ...
32 次阅读|0 个评论 热度 10
分享 可控硅结构静电防护器件的防闩锁工程
涛意隆 2024-6-22 15:33
导语: 维持电压低易闩锁是高性能 可控硅 SCR(Silicon Controlled Rectifier) 结构静电防护器件 设计时需要克服的缺点。本文介绍三类避免 SCR 静电防护器件在 CMOS 集成电路芯片正常工作时被噪声偶然触发进入闩锁状态的方法,其实质均是使器件的 IV 曲线远离芯片闩锁区域。 正文: ...
55 次阅读|0 个评论 热度 10
分享 低触发电压可控硅结构静电防护器件
涛意隆 2024-6-22 15:31
导语: 可控硅 SCR(Silicon Controlled Rectifier) 结构静电防护器件由于其自身的正反馈机制,具有单位面积泄放电流高、导通电阻小、鲁棒性强、防护级别高的优点,但同时它还引入了触发电压高响应速度慢、维持电压低易闩锁的缺点。本文介绍可控硅结构静电防护器件 降 低触发电压 提高开启速度的方法 。 ...
45 次阅读|0 个评论
分享 多叉指MOSFET器件静电防护鲁棒性提升技巧
涛意隆 2024-6-22 14:21
导语: 栅极接地 NMOS 是一种广泛 应 用的片上 ESD 器件结构,为达到特定 ESD 防护等级,一般会采用多叉指版图形式来减小器件占用的芯片面积。但是,多叉指栅极接地 NMOS 在 ESD 应力作用下,各个叉指难于做到均匀开启,无法达到预期 ESD 防护等级。本文从版图、器件结构、触发技术等角度介绍一些 ...
56 次阅读|0 个评论
分享 片上集成TVS器件保护总线接口芯片
涛意隆 2024-6-22 13:56
导语: 物联网组网将使得数据通信量骤增,而室外组网的高严苛和高噪声环境对数据传输的可靠性提出了更高的要求。因静电而造成的瞬态过压将影响数据传输的正确性,甚至损坏总线数据收发芯片。本文以 RS485 总线接口芯片为例,讲述内置 TVS 器件保护总线接口芯片方法。 正文: 2008 年金融危机 ...
49 次阅读|0 个评论
分享 静电测试模型与标准
涛意隆 2024-6-22 13:53
导语: 电子产品的静电失效来源于生产、装配、封装、运输、组装和测试各个环节。为了模拟电子产品在不同环境中的不同放电方式,以期完整地评估电子产品对静电放电的敏感度,国内外各大组织机构已构建了相应的静电放电模式和测试标准。 正文: 因静电放电产生原因和对集成电路等电子产品破坏方式的不同, ...
60 次阅读|0 个评论
分享 全芯片ESD防护网络
涛意隆 2024-6-22 13:47
导语: 据统计,静电放电 ( Electro-Static Discharge, ESD ) 造成的芯片失效占到集成电路产品失效总数的 38% 。 完好的全芯片 ESD 防护设计,一方面取决于满足 ESD 设计窗口要求的优质 ESD 器件结构 ,另一方面全芯片 ESD 防护网络的考量也格外重要。 正文: 静电放电造成的 ...
67 次阅读|0 个评论
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-24 21:34 , Processed in 0.069716 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部