版图设计

前面使用的是SMIC 0.18um的工艺库，但是它没有xrc规则文件，所以这次的设计换用了SMIC 0.13um的工艺库，网上没有现成的OA库，需要从CDB转成OA，具体可以看我下面给出的文章中的《CDB转OA》。

Cadence Virtuoso IC617中常见的报错和警告的解决方法

最终，用这个工艺库设计出来的版图如下。

提取寄生参数

运行PEX。

和前面的DRC及LVS一样，第一次进入是没有Runset文件的，所以点叉。当退出这个界面后可以保存，下次直接加载运行即可。

Rules

加载规则文件。

注意加载的是xrc文件，在这个库中是在LVS文件夹中（运行PEX前会默认运行一遍LVS）。

加载完成后。

Inputs

在Inputs选项里，选择H-Cells，加载H-Cells文件和X-Cells文件。

这两个文件在库目录里，具体看下图，折叠起来的目录是calibrexrc_013G_1P6M_5Ic_1MTTc_ALPA_SMIM3.0fF_V2.6_0P。

这个Calibre -> XRC目录里，有四个文件夹，里面的目录结构一模一样，应该是不同细分工艺和小环境下的提取规则，我看了工艺库的说明文档，没有发现具体的介绍。看文件名，我感觉应该是分别对应不同的硅衬底的寄生电容，有1fF到3.0fF不同的电容值，这里我的取的是最大的3.0fF。

Calibre -> XRC -> XXX -> rulefiles 目录里，也有三个目录，它们的目录结构也是一模一样，都有H-Cells文件和X-Cells文件和其他规则文件。这里应该是考虑了最大电容，最小电容，和典型电容，我们一般选第三个典型值就行。

Outputs

在Extraction Type里，可以选择提取的寄生参数类型，有连线电阻（R）和本征电容（C），还可以考虑寄生电感（Inductance），也可以考虑耦合电容（CC）。这个根据自己的需求来提取。

在Format里，修改网表来自Calibreview。

PEX Options

在新版本的Cadence Virtuoso中，这个窗口默认不出现，需要从Setup里调出来。

设置GND的网络标号。

设置电源网表和地的网表。

Run PEX

设置完了，可以运行了。

这一步若报错，提示“Compilation Error : Error while compiling rules file”，可以看下面我写的文章中的《Compilation Error》。

Cadence Virtuoso IC617中常见的报错和警告的解决方法

Cellmap

设置Cellmap的地址为工艺库里面的，而不是默认是当前工程的，这里没有设置后面会报错。

选择的cellmap文件，在刚刚选择H-Cells文件和X-Cells文件的那个文件夹。

后面的设置也有两个需要修改的地方，都已经圈出来了。最后点ok。

这一步若报错，提示“Calibre View generation encountered a fatal Error”，可以看下面我写的文章中的《Fatal Error》。

Cadence Virtuoso IC617中常见的报错和警告的解决方法

提取结果

提取完了之后，可以看到，里面出现了很多电阻电容，这就提取出来的参数。

同时，在库里，可以看到参数文件。

后仿真

在仿真界面，选择包含进版图参数。

在第一行，添加calibre这个词进去到对应的位置。

点击运行后，可以看到仿真曲线。

时域曲线。

由于电路比较简单，是个反相器，所以看着可能没有什么差别，后期我如果有好一点的例子，就是考虑版图参数和不考虑版图参数，它们曲线有较大变化，我再放出来。

————————————————

                            版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

原文链接：https://blog.csdn.net/weixin_44115643/article/details/120100867