日志
寄存器访问时延
| ||
今日看书说到不同存储器时延，说到寄存器时延<1ns。
A question come up with me, What is the delay of register access?
之前从没想过这个问题，首先得看如何定义访问时延，访问者发出地址，然后得到数据。
寄存器一般是多位组织成一个访问单元，而又由多个单元组织成一个寄存器文件，类似其他存储器，端口接收地址和读写命令，进而完成读写。
(1) 当读时，寄存器文件接收地址，以处理器内核寄存器为例(通常会有多个寄存器r0-rn之类)。对地址进行译码，然后将众多寄存器数据mux到寄存器文件端口。剩余的事情就是驱动负载各种电路时延到接收数据端。
(2) 当写时，当地址和数据都准备好，接下来发个时钟边沿(“地址译码/写数据mux + su需满足“”)，然后就完事。
/2 
eetop公众号
创芯大讲堂
创芯人才网