PCIe-AXI-Controller

PCIe-AXI-Controller兼容PCI Express Base Specification Revision 3.1，实现PCIe PHY Layer，Data Link Layer以及Transaction Layer的所有功能特性，不仅内置DMA控制器，而且具备AXI4用户接口，提供一个高性能，易于使用，可定制化的PCIe-AXI互连解决方案，同时适用于asic和FPGA。

PCIe接口

1.    PHY Interface for PCI Express（PIPE）：PIPE 4.4和PIPE 5.1

2.    可与PIPE兼容的PHY集成

AXI接口：

1.    1个AXI4-Lite Master接口

2.    1个AXI4-Lite Slave接口

3.    1个AXI4-MM Master描述符接口

4.    4个AXI4-MM Master接口

5.    4个AXI4-MM Slave接口

6.    4个AXI4-Stream Master接口

7.    4个AXI4-Stream Slave接口

PCIe特性：

1.    支持PCIe Gen1（2.5GT/s），PCIe Gen2（5.0GT/s）和PCIe Gen3（8.0GT/s）

2.    支持PCIe x16，x8，x4，x2和x1

3.    支持Endpoint和Rootport模式

4.    支持SR-IOV功能，VF可达512个

5.    支持32个MSI和INT消息

6.    支持MSI-X

7.    支持ASPM：L0s和L1

AXI特性：

1.    访问外部配置寄存器

2.    访问内部配置寄存器

3.    访问SGDMA描述符

4.    访问AXI4 Slave设备

5.    被AXI4 Master设备访问

6.    访问AXI4 Stream Slave设备

7.    被AXI4 Stream Master设备访问

DMA特性：

1.    8个独立的DMA引擎

2.    支持CDMA和SGDMA

可交付资料：

1.     详细的用户手册

2.     Design File：Post-synthesis EDIF netlist or RTL Source

3.     Timing and layout constraints，Test or Design Example Project

4.     技术支持：邮件，电话，现场，培训服务

联系方式：

Email：neteasy163z@163.com

PCIe-AXI-Controller结构框图