在芯片级ESD防护中最普遍的器件就是增强型NMOS（下文中的NMOS都是增强型），接下来的几期会浅谈一下NMOS在ESD防护中的作用与设计思路。

目前主流的ESD-NMOS有两大设计思路：GGNMOS（Gate Ground NMOS），GCNMOS（Gate Couple NMOS）。其中GGNMOS最为常见，设计最为简单。但是其巨大的寄生电容使其在serdes与AD-DA等领域应用受限。而GCNMOS与GGNMOS完全是两种工作原理，GCNMOS的应用场景更为广阔，使用更为灵活，且相较于GGNMOS晦涩复杂且玄学的器件级仿真，GCNMOS可以在cadence中进行电路级仿真，使得其在电路设计人员眼中的可靠性大幅提高（GGNMOS也一样靠谱，但是仿不出来结果。。。没法交差。。。。）

GGNMOS与GCNMOS其本质的差异是工作原理的不同，这期就先从GGNMOS讲起。

图一.GGNMOS工作原理与TLP曲线

GGNMOS工作原理：

GGNMOS结构如图所示：栅极接地，整个管子处在常关态，导电沟道关闭。通过调整Drain与P-sub的掺杂浓度与拓扑结构使其Breakdown Voltage位于ESD Design Window内，要高于正常工作电压。在正常工作的情况下整个GGNMOS处于高阻态，并联在PAD与GND轨间，不会影响电路的正常工作状态。当ESD电流从PAD进入IC后，整个回路电压提升，当电压达到Drain(N)/Sub(P)的反偏击穿电压后，器件体内Drain/P-sub会发生雪崩击穿，大量雪崩击穿产生的载流子通过衬底电阻，产生压降。当Vsub-source压降>0.7V后，在器件体内由Drain—Psub—Source构成的NPN寄生三极管完全导通，此时Drain的电位对应TLP曲线中的(Vt1，It1)点，该点电压称为trigger voltage。

当发生trigger后，整个GGNMOS表现出负阻行为，称为snap-back，发生snap-back是由于Drain—Psub—Source构成的NPN寄生三极管导通后，来自source端的漂移载流子数目开始增多，导电机制的变化使得维持相同电流的偏压大幅度降低，器件出现负阻特性。当电压降低到Vh，电流提升到Ih。(Vh，Ih)被称为holding voltage，这一点说明器件中电流基本是由漂移载流子提供，雪崩击穿产生的载流子可忽略不计。此时负阻特性结束，整个器件发生电导调制效应，可以理解为整个器件完全导通，IV特性与电阻相似。随着电压与电流的增加，当达到(Vt2，It2)点，整个器件会发生二次击穿，表明器件烧毁。

图二.GGNMOS不同状态下的电场分布。

图二给出了电场分布的大致示意图，并给出大注入情况下的二维横向泊松方程。考虑到三维空间下，在纵向也会产生电场。外加Krik效应与Early效应，真实状态的电场分布会极其复杂。

总结：ESD电流会造成Drain与衬底P-sub的反偏结击穿，此时器件中以雪崩击穿载流子为主，衬底电阻在雪崩载流子作用下产生偏压，Drain—Psub—Source构成的NPN寄生三极管完全导通，此时电压称为Trigger Voltage表明器件开始发生snap-back特性，导电机制发生转变，当偏移载流子提供所有的电流后，电压会降低，该点的电压称为Holding Voltage，之后器件的电路特性类似于电阻，直至二次击穿，器件损坏。

GGNMOS设计思路：

用于ESD防护的NMOS与常规NMOS现阶段已经产生了结构差异。目前最主要的工艺差异有LDD注入和Silicide层，ESD防护器件目前会去除这两项工艺，同时GGNMOS会将Drain拉宽。

图三.普通NMOS与ESD-NMOS的区别。

LDD在普通NMOS中便于表面沟道的形成，但是在GGNMOS中会造成这部分耐压过低，电场过于集中，不利于器件鲁棒性。同样Silicide是降低源漏区的表面电阻，便于载流子在表面流动，而GGNMOS反而需要载流子往体里流动，通过体内的寄生三极管流出，所以专门的Silicide block mask 遮挡Silicide注入。

目前大部分snap-back型ESD器件的设计思路无外乎三点：trigger Voltage ，holdding Voltage，Second breakdown Voltage 。GGNMOS也是如此。针对trigger Voltage主要是调整反偏PN结的雪崩击穿电压。一种设计思路是改变两边的掺杂浓度：线性缓变结的反向击穿电压会高于突变结，浓度越低反向击穿电压越高。

图四。GGNMOS漏端浓度调节方法。

如图所示，调节方法要么改变P-sub浓度，在某些外延层工艺中衬底替换为P-eqi，要么将N+放入Nwell中。通过这两种思路来改变结击穿电压

Trigger Voltage调制

这期继续分享NMOS在ESD防护中的妙用。上期讲到改变GGNMOS中反偏结的击穿电压可以实现对Trigger Voltage的改变。而众多改变反偏结击穿电压的方法无论是改变掺杂浓度还是改变拓扑结构，其本质都是通过改变反偏结空间电荷区的电场分布来改变Trigger Voltage。

图一.掺杂浓度对电场分布与击穿电压影响示意图。

掺杂浓度越低，空间电荷区越大，电场分布越广，击穿电压也就越大。同时通过调整器件的拓扑结构也能实现对Trigger Voltage的调控。

同样线宽下多指结构能分散电场分布，提高击穿电压。

图二.多指结构与单指示意图。（图片源于《ESD circuits and Device》.Voldman）

图三.叉指电流分布。（图片源于《ESD circuits and Device》.Voldman）

目前主流的ESD设计都采用叉指结构。无论是GGNMOS还是GCNMOS。

图四.尾端接触孔。（图片源于《ESD circuits and Device》.Voldman）

Voldman指出不同接触孔的电流分布是有区别的，两端的接触孔电流密度更大，调整两端接触孔的距离也能改变击穿电压。

图五.Silicide示意图。（图片源于《ESD circuits and Device》.Voldman）

Silicide在保护器件的同时，也能提高器件的击穿电压。

Holding Voltage调制

GGNMOS作为Snap-back型器件，针对其Holding Voltage的调制也是业界焦点。根据上一篇对GGNMOS机理的分析，可以得出若想改变Holding Voltage便需要改变寄生三极管中雪崩击穿载流子与漂移载流子的比例。漂移载流子累积越慢，其Holding Voltage越低。常规三极管在击穿后也存在极其微弱的Snap-Back，如图所示，因为常规BJT的基区很薄，掺杂浓度也不高，所以击穿后，漂移载流子很快能占据上风。

图六.常规BJT的I-V特性曲线。（图片源于《模拟集成电路的分析与设计》.GRAY）

已知原理后可以通过调整源漏间距，改变寄生BJT基区浓度等手段改变Holding Voltage。

业界一般很少对结构参数进行微调，因为微调带来的改变叠加工艺偏差会带来很多意想不到的结果，所以更多的需要设计人员对结构与机理进行理解。而Trigger Voltage和Holding Voltage的选取也有很多的讲究，这会单独做一期Design Window的分享。

GGNMOS最关键的参数就是Trigger Voltage和Holding Voltage，至于第二次热击穿， 更多的受制于工艺。工艺线宽越大，二次击穿越大。

GGNMOS在应对正向ESD时表现出Snap-Back特性，而当面对负向ESD时，其TLP特性表现出二极管特性。在负向ESD来临后，其内部的P-well/N+的寄生N-diode就会打开，产生寄生二极管ESD电流泄放通路。如图所示：

图七.GGNMOS寄生二极管

希望大家多多关注我的公众号：番茄ESD小栈。