答案是，还是CMOS更好。具体回答这个问题，还是需要先分析一下噪声来源。

在上篇文章中，描述了CP的一些非线性因素，那些是设计线性度的CP需要注意的，并且那部分属于确定性噪声，如果要设计CP的话，现在还缺失CP的随机噪声分析，那噪声主要分为哪些部分呢？一个CP在PLL中的位置如下图所示，CP主要包含两个部分，一个是电流源，一个开关管。我们可以从这三部分去思考如何设计，第一，电流源；第二，开关管；第三电流源与开关管的协同。

CP的电流源噪声分析

由于CP的输出是由开关管和电流源组成，所以CP的噪声模型可以认为是电流源噪声被采样的过程，如下图所示（图来源于文献①）

采样信号是CP或者DN，是一个具有脉宽为τ，周期为Tref的信号。根据傅里叶变化的卷积定理，时域相乘，频域相卷积。因此CP的噪声谱可以由以下式子求出：

电流源的噪声分为mos管的热噪声和flicker noise，而热噪声也是白噪声，flicker noise是与频率相关的噪声，因此分开计算噪声，白噪声式子为

CP的flicker noise输出为

在这里的flicker noise输出是没有计算折叠噪声的。大家知道，噪声在经过采样或者非线性系统时，噪声功率谱会被搬移，搬移会造成噪声折叠。在这里，CP的flicker noise经过采样，但是，只有大于奈奎斯特频率的噪声，在采样后才会发生折叠。CP的flicker noise的1/f频率常常为几Hz到几百Hz不等，而参考频率通常是MHz，因此，CP的flicker noise 不会发生折叠。白噪声的折叠已经算在式子中了。

从电流源的噪声式子中，大家可以发现，噪声输出与CP的开关导通时间τ与参考信号的周期相关，一般来说，参考周期与系统架构有关，一般不会做大的改变，所以要降低CP的电流源噪声，那么减小导通的时间τ是有必要的。

根据拉扎维的模拟集成电路书中描述（page 231），MOS管的电流热噪声如下所示

由于其他参数是物理参数，为常数，所以要降低电流源热噪声，那么就需要降低gm，降低gm就是具体的电路结构设计了。

另外，根据拉扎维的模拟集成电路书中描述（page 235），MOS管的电流flicker noise如下所示：

也是跟gm相关，所以，降低电流源的噪声，除了减小导通时间τ，降低电流源的gm也是非常重要的。当然，由于系统层面上，整个PLL需要小的带内噪声，往往需要PD是高增益，在CPPLL中，PD的增益是Icp/2pi，所以只能增加CP的电流。

在保证CP电流源的gm小的同时，保证CP电流Icp大，是一个需要斟酌的电路设计。

开关管的噪声分析

开关管在导通时，相当于一个电阻Ron，所以也会产生热噪声。

可以看到，导通电阻越小，导通电阻贡献的噪声会越大，所以，开关管的导通电阻也需要好好设计。在噪声的视角上看，在保证电流源进入饱和区的情况下，可以稍微加大一点导通电阻。

CP的非线性导致的折叠噪声

除了CP本身的噪声外，CP的非线性还会对噪声产生折叠。典型的就是SDM的量化噪声。在论文③中，作者对CP的非线性导致的噪声折叠进行了分析。

简单来说，就是，当PLL是小数分频时，由于SDM的影响，PFD输入的相位误差范围会比较大，这个相位误差的方差越大，那么CP的非线性导致的噪声折叠会越多。这种非线性导致的噪声折叠，基本上就是SDM的噪声自身的卷积，再乘以相位误差的方差。那么相位误差的方差减小一半，非线性导致的折叠噪声会下降12dB。

其实，也可以想象到，当相位误差范围减小的时候，也就是CP的工作范围减小了，即便CP非线性，但是在小的工作范围内，可以认为线性度足够好。

文中还提到，如果CP的非线性问题很严重，使用高阶的SDM反而会性能更差，这让我们又有了一个认识，SDM不是直接使用三阶SDM就可以高枕无忧了，还是得具体问题具体分析。

之间讲过的使用DTC降低SDM的量化噪声，除了可以降低SDM的量化噪声外，还有一个好处就是，可以降低CP非线性增加的折叠噪声，不过，DTC的非线性也需要考虑。

CP非线性的折叠噪声是这样推导的：

首先，先看一下理想PD

再看一下一阶非线性的PD表达式

最主要的是，非线性中出现了平方项，平方意味着在频域就是自身的卷积。

那么，这个平方的频谱就是方差乘频谱

作者进一步假设φ(t)是高阶SDM输出，近似高斯，φ²(t)是以fs采样的离散过程，在[-fs/2,fs/2]内近似白噪声

那么

而高斯分布中

带入得到文中得到最终的折叠噪声到PLL的输出噪声贡献，其中F(s)，Kvco/s,1-H是环路的系统函数。

因此，CP非线性产生的噪声折叠大部分是跟SDM的量化噪声的方差(σ²φ)的平方σ4φ相关的。

CP的电流源用 SiGe-BiCMOS会不会噪声更低呢？

一般大家做高频电路，噪声性能又优的时候，会使用SiGe-BiCMOS设计，主要是SiGe-BiCMOS的增益gm会比CMOS的更大，那用SiGe-BiCMOS会不会噪声更低呢？文献③中回答了这个问题

实际上不会，因为SiGe-BiCMOS的热噪声公式是

CMOS的热噪声公式是

他们的比值是

其中Vov是过驱动电压，当CMOS的过驱动电压大于200mV，那CMOS的热噪声就会更低，所以CMOS反而会更好。

当然，这里主要讨论了热噪声，没有讨论flicker noise，这是因为CP大部分flicker noise会被环路抑制。

总结

在噪声方面，CP需要注意什么呢？

①电流源的gm小，开关管导通时间短

②开关管导通电阻不要特别小

③减小PD输入的相位误差

参考

①Andrea Lacaita. Integrated Frequency Synthesizers for Wireless Systems. page 231.

②Behzad Razavi. Design of analog CMOS Integrated Circuit.

③TCASⅠ2010. Analytical Phase Noise Modeling and Charge Pump Optimization for Fractional-N PLLs