时序路径的分析方法

       对时序路径的建立时间和保持时间进行分析是静态时序分析的两个主要工作。

       1.建立时序分析

       建立时间是指在时钟捕获信号有效沿到来前，数据信号必须提前达到稳定状态的时间。

        以下以时序路径类型触发器到触发器为例，如下所示。

        其时序波形图如下所示。

        该类型时序路径的建立时间必须满足如下式：

        Tlaunch+Tclk2q+Tdp<Tcapture+Tcycle-Tsetup

       因此，时序路径的建立时间分析时验证时序路径中时钟与数据之间时序关系是否满足终止点时序单元建立时间的要求。

        2.保持时序分析

       保持时间是指为保证时序单元对数据读取正确，数据在时钟有效沿到来之后仍需要保持稳定的时间。以典型的时序路径类型触发器到触发器为例。   

        其波形时序图如下所示。

        因此该类型时序路径的保持时间必须满足如下式。

        Tlaunch+Tclk2q+Tdp>Tcapture+Thold

        时序路径的保持时间分析是验证时序路径中时钟与数据之间时序关系是否满足终止点时序单元保持时间的要求。

        时序路径根据始发点和终止点的不同分为4种类型的时序路径：触发器到触发器、触发器到输出端、输入端到触发器和输入端到输出端。

        1.触发器到触发器

        该时序路径计算分析基本方法如下图所示。

         建立时间要求如下：

        发射时钟路径延时+始发点时序单元CLK→Q延时+组合逻辑路径延时≤捕获时钟路径延时+时钟周期-终止点时序单元建立时间

        保持时间要求如下：

        发射时钟路径延时+始发点时序单元CLK→Q延时+组合逻辑路径延时≥捕获时钟路径延时 +终止点时序单元保持时间

       2.触发器到输出端

       该类型时序路径的捕获时钟传播延时通过设置虚拟时钟传播延时来实现，该时序路径计算分析基本方法如下图所示。

        建立时间要求如下：

        发射时钟路径延时+始发点时序单元CLK→Q延时+组合逻辑路径延时≤虚拟捕获时钟路径延时+时钟周期-输出延时

        保持时间要求如下：

        发射时钟路径延时+始发点时序单元CLK→Q延时+组合逻辑路径延时≥虚拟捕获时钟路径延时+时序单元保持时间（0）-输出延时

        3.输入端到触发器

        该类型时序路径的发射时钟传播延时通过设置虚拟时钟传播延时来实现。该时序路径计算分析基本方法如下图所示。 

        建立时间要求;

       虚拟发射时钟路径延时+输入延时+组合逻辑路径延时≤捕获时钟路径+时钟周期-终止点时序单元建立时间

        保持时间要求：

       虚拟发射时钟路径延时+输入延时+组合逻辑路径延时≥捕获时钟路径+终止点时序单元保持时间

        4.输入端到输出端

        在这种情况下，因为没有经过任何的时序单元，所以没有可以作为参考的时钟信号。根据具体设计需求，可以通过设置虚拟时钟等方法对这种时序路径进行时序分析。方法如下图所示。

        建立要求如下：

        组合逻辑路径延时≤虚拟时钟周期-输入时间-输出时间

        保持时间要求：

        组合逻辑路径延时≥时序单元保持时间（0）-输入时间-输出时间

        时序路径分析的目的就是检查时序路径的传播延时是否满足时序约束的要求，因此是否满足时序满足时序约束的要求，因此是否满足时序约束要求是基于如下3个重要因素来进行说明。

       1.到达延时

       到达延时是指该时序路径实际的传播延时，其延时是根据具体的线延时、单元延时等信息并根据时序路径延时计算方法计算而来。

       2.要求延时

       要求延时为满足时序要求，时序路径的延时不得超过的最大延时极限值，该极限值用来说明当实际延时值小于或者等于要求延时值时即可满足时序约束。

       3.延时违反

       延时违反即为到达延时与要求延时的差值，如果延时违反值为负数，即说明时序路径的延时没有满足时序约束的要求。当时序路径的延时违反数值比较大，同时时序修复难度比较大时，则在时序路径分析过程中称该时序路径为关键路径。