日志

静态时序分析的基本方法02

已有 1386 次阅读| 2020-2-4 12:56 |个人分类:静态时序分析（STA）|系统分类:芯片设计

时序路径延时计算方法

当与设计相关的所有时序弧都存在并有效时，时序路径延时就可以基于获取的时序弧信息并运用合适的算法来进行计算。时序路径延时的计算根据如下几种逻辑组合形式而有不同的计算方法。

1.组合逻辑之间路径延时计算方法

组合逻辑电路在逻辑功能上的特点：任意时刻的输出仅仅取决于当前输入，与电路原来的状态无关。最基本的组合逻辑之间的延时计算方法是通过把逻辑路径的逻辑门延时和信号线延时逐一相加来计算。

下图所示为计算一条以3个反相器单元组成的组合逻辑路径延时的基本方法。

现从输入到输出的组合逻辑路径延时计算考虑输入上拉和下拉的两种不同的状态下的转换下的逻辑路径延时。由于反相器单元是具有逻辑功能的单元，因此输入的不同其对应的时序弧也不同。

输入信号为上拉状态的计算公式如下：

Trise=Tn0fall+Tarise+Tn1rise+Tbfall+Tn2fall+Tcrise+Tn3rise

输入信号为下拉状态的计算方式如下：

Tfall=Tn0rise+Tafall+Tn1fall+Tbrise+Tn2rise+Tcfall+Tn3fall

其中，Trise/fall为输入端口为上拉或下拉时的组合逻辑总延时，Tn0rise/fall、Tn1rise/fall、Tn2rise/fall和Tn3rise/fall为对应输入状态的线延时值，Tarise/fall、Tbrise/fall和Tcrise/fall为反相器单元在对应输入状态下的自身单元延时。

2.时序逻辑之间路径延时计算方法

时序逻辑电路在逻辑功能上的特点是：任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态。时序逻辑之间最基本的延时计算方法也是通过把逻辑路径的逻辑门延时和信号线延时逐一相加来实现的。但是时序单元只在时钟有效沿时工作，因此需要分别计算时序逻辑单元的时钟信号路径延时和数据信号路径延时。

计算时序逻辑单元的时钟信号路径延时需要分别计算捕获时钟路径和发射时钟路径。下图以二级触发器为例计算一条时序逻辑之间路径延时基本方法。