现在还没有相册
现在还没有记录
现在还没有动态
- 同步复位的缺点 2013-12-01
- 近日看到博文： http://www.eetop.cn/blog/html/50/320550-38642.html 里面提到了同步复位的优缺点： 优点： 同步复位仅在时钟的有效沿生效，可以有 ...
- 时序优化的若干策略 2013-11-16
- 近日看到 http://blog.163.com/fpga_ip/blog/static/20444302420127101122794/ 题为时序优化的若 干策略的博文，在此做转载，后续会对自己在IC设计过程中使 ...
- 时序优化的若干策略 2013-11-16
- 近日看到 http://blog.163.com/fpga_ip/blog/static/20444302420127101122794/ 题为时序优化的若 干策略的博文，在此做转载，后续会对自己在IC设计过程中使 ...
- FIFO使用技巧-空慢信号的使用及根据长宽选择资源利用较小的实现方式 2013-11-16
- 近日查资料时，看到如下博文： FIFO是在FPGA设计中使用的非常频繁，也是影响FPGA设计代码稳定性以及效率等得关键因素。我总结一下我在使用FIFO过程中的一些心得 ...
- [转]如何将Memory转成vector 2013-11-03
- 以前项目做emulation时，遇到一个问题： DC可以综合的较大的memory(1000D14W, reg mem ),在FPGA上综合时，总是遇到问题，最后没办法只好改成vector的 ...
- Verilog-2001中generate的使用 2013-11-03
- 长时间使用Verilog-95, 本人又比较懒，后来改用Verilog 2001后。突然有一天在验证时遇到了generate这个东西，而且是RTL中使用的。当时可能是有些奇怪，虽然凭多 ...
最近访客
前天 09:17
/2 
eetop公众号
创芯大讲堂
创芯人才网