EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

freeren_liming的个人空间 https://blog.eetop.cn/527831 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

日志

IC design| IC综合|

分享同步复位的缺点: 2013-12-1 14:54; 近日看到博文： http://www.eetop.cn/blog/html/50/320550-38642.html 里面提到了同步复位的优缺点：优点：同步复位仅在时钟的有效沿生效，可以有效的避免因复位电路毛刺造成的亚稳态和错误。缺点：1.很多触发器本身并不包含同步复位端口，使用同步复位会增加更多逻辑资源 ...; 个人分类: IC design|1569 次阅读|1 个评论

分享时序优化的若干策略: 2013-11-16 21:26; 近日看到 http://blog.163.com/fpga_ip/blog/static/20444302420127101122794/ 题为时序优化的若干策略的博文，在此做转载，后续会对自己在IC设计过程中使用的优化策略做记录，也希望在此抛砖引玉。。本文总结了一些可以优化时序的方法，主要是针对xilinx的virtex系列FPGA以及ISE软件。当然，对于其他厂商的FPGA ...; 个人分类: IC design|1449 次阅读|2 个评论

分享时序优化的若干策略: 2013-11-16 21:26; 近日看到 http://blog.163.com/fpga_ip/blog/static/20444302420127101122794/ 题为时序优化的若干策略的博文，在此做转载，后续会对自己在IC设计过程中使用的优化策略做记录，也希望在此抛砖引玉。。本文总结了一些可以优化时序的方法，主要是针对xilinx的virtex系列FPGA以及ISE软件。当然，对于其他厂商的FPGA ...; 个人分类: IC design|1994 次阅读|0 个评论

分享 FIFO使用技巧-空慢信号的使用及根据长宽选择资源利用较小的实现方式: 2013-11-16 21:04; 近日查资料时，看到如下博文： FIFO是在FPGA设计中使用的非常频繁，也是影响FPGA设计代码稳定性以及效率等得关键因素。我总结一下我在使用FIFO过程中的一些心得，与大家分享。我本人是做有线通信的，所做的设计中大量的使用到FIFO，用于报文的缓存。我经常使用一个FI ...; 3055 次阅读|0 个评论

分享 [转]如何将Memory转成vector: 2013-11-3 14:55; 以前项目做emulation时，遇到一个问题： DC可以综合的较大的memory(1000D14W, reg mem ),在FPGA上综合时，总是遇到问题，最后没办法只好改成vector的形式才可以综合，即必须把 reg mem 重新定义为： reg vec的形式。近日在查资料，看博客时遇到一篇 http://www.cnblogs.com/oo ...; 个人分类: IC design|1390 次阅读|0 个评论

分享 Verilog-2001中generate的使用: 2013-11-3 14:31; 长时间使用Verilog-95, 本人又比较懒，后来改用Verilog 2001后。突然有一天在验证时遇到了generate这个东西，而且是RTL中使用的。当时可能是有些奇怪，虽然凭多年工作经验可大致猜到那段code的功能，但是究竟该如何使用generate语句，却并不清楚，所以回来后就百度了一下，查了一些文章，这里与大家分享一下。原文： h ...; 个人分类: IC design|23645 次阅读|0 个评论

分享单口RAM、伪双口RAM、双口RAM: 2013-11-2 21:14; FPGA设计中，常用到的数据缓存IP有FIFO和RAM，其中RAM又分单口RAM、伪双口RAM、双口RAM。单口与双口的区别在于，单口只有一组数据线与地址线，因此读写不能同时进行。而双口有两组数据线与地址线，读写可同时进行。FIFO读写可同时进行，可以看作是双口。 &n ...; 个人分类: IC design|2133 次阅读|0 个评论

分享 Synopsys Design Ware: 2013-10-9 21:49; IC设计中使用Synopsys DesignWare中提供的Cell往往可以起到减少logic level，优化timing的效果，下面是 http://www.synopsys.com/IP/SRAMandLibraries/Pages/default.aspx 中对DesignWare Standard Cell Libraries 的评价： DesignWare Standard Cell Libraries provide high-speed (HS), high-density (HD) and ultra ...; 个人分类: IC design|3645 次阅读|0 个评论

分享日志 [2013年10月08日]IC设计中的多个请求的仲裁方式: 2013-10-8 21:38; IC设计中往往会遇到同时有多个“请求源”请求做相同的逻辑处理的问题，这时就需要按照某种设定的方式来处理这些请求。常见的仲裁方式包括SP（strict priority），RR（round robin），WRR（weighted round robin）。下文会详细介绍这三种仲裁方式的工作原理。 ...; 个人分类: IC design|717 次阅读|0 个评论

分享日志 [2013年10月08日]握手: 2013-10-8 21:05; 所谓握手，意即通信双方使用了专用控制信号进行状态指示。这个控制信号既有发送域给接收域的，也有接收域给发送域的。握手可以用于处理跨时钟域的数据处理。关于“握手”的原理可以参考 http://www.eetop.cn/blog/html/34/840234-28943.html 其实：“握手”的原理，不仅用在处理跨时钟域数据传输，同步中，当接受方 ...; 个人分类: IC design|691 次阅读|0 个评论

freeren_liming

0
周排名
0
月排名
0
总排名
0
关注
1
粉丝
1
好友
0
获赞
2
评论
1788
访问数

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-29 01:59 , Processed in 0.023416 second(s), 11 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部