freeren_liming的空间 - EETOP 创芯网论坛 (原名：电子顶级开发网) -

EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

freeren_liming的个人空间 https://blog.eetop.cn/527831 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

freeren_liming

统计信息

已有 1788 人来访过

积分: 441
资产: 441
发贴收入: 2741
推广收入: --
附件收入: 962
下载支出: 3492
好友: 1
主题: 8
日志: 10
相册: --
分享: --

现在还没有相册

现在还没有记录

暂无资料项或无权查看

查看全部个人资料

现在还没有动态

同步复位的缺点 2013-12-01: 近日看到博文： http://www.eetop.cn/blog/html/50/320550-38642.html 里面提到了同步复位的优缺点：优点：同步复位仅在时钟的有效沿生效，可以有 ...; (1715)次阅读|(1)个评论

时序优化的若干策略 2013-11-16: 近日看到 http://blog.163.com/fpga_ip/blog/static/20444302420127101122794/ 题为时序优化的若干策略的博文，在此做转载，后续会对自己在IC设计过程中使 ...; (1587)次阅读|(2)个评论

时序优化的若干策略 2013-11-16: 近日看到 http://blog.163.com/fpga_ip/blog/static/20444302420127101122794/ 题为时序优化的若干策略的博文，在此做转载，后续会对自己在IC设计过程中使 ...; (2251)次阅读|(0)个评论

FIFO使用技巧-空慢信号的使用及根据长宽选择资源利用较小的实现方式 2013-11-16: 近日查资料时，看到如下博文： FIFO是在FPGA设计中使用的非常频繁，也是影响FPGA设计代码稳定性以及效率等得关键因素。我总结一下我在使用FIFO过程中的一些心得 ...; (3214)次阅读|(0)个评论

[转]如何将Memory转成vector 2013-11-03: 以前项目做emulation时，遇到一个问题： DC可以综合的较大的memory(1000D14W, reg mem ),在FPGA上综合时，总是遇到问题，最后没办法只好改成vector的 ...; (1521)次阅读|(0)个评论

Verilog-2001中generate的使用 2013-11-03: 长时间使用Verilog-95, 本人又比较懒，后来改用Verilog 2001后。突然有一天在验证时遇到了generate这个东西，而且是RTL中使用的。当时可能是有些奇怪，虽然凭多 ...; (23922)次阅读|(0)个评论

留言板全部

现在还没有留言

litterstrong

最近访客

现在还没有访客

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-5 11:17 , Processed in 0.017284 second(s), 11 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部