Ref:1. https://www.zhihu.com/question/35621797 2 、非线性建立与线性建立时间 -up主 NKSUNMOON 一、引言 运放的小信号带宽和大信号带宽是不一样的,但都对运放从速度方面提出了要求。 小信号带宽 反映的是电路的 线性建立 过程,但从 时域上看是一个指数逼近 的过程。在讨论小信号带宽时总会说到时间常 ...
在模拟版图中效率提升空间是很大的,模拟版图目前很难实现完全的自动化设计。电路结构多变,导致模块复用率低。分享下借助Pcell和脚本来实现版图的效率提升。使用Pcell 来对相似结构的复用,所以模拟电路中的差分对,电流镜,cap array等等都是可以使用 pcell来实现的。通过对局部电路结构的固化,将模拟电路版图进一步拆 ...
设计原则是大量错误中总结出来的,分为三种:第一性原则,如环路稳定性,匹配,面积和功耗的限制,mos管饱和深度的要求;第二种原则是跟具体电路结合的比如adc里噪声和匹配 vs lsb,再比如dac里 setup time等,第三种原则是跟随工艺的,比如layout匹配的方式在有wpe和sti效应之前是ABBA,后来就变成ABAB了;再比如finfet的 ...
以前一直不解diode和bjt在bandgap里面不都一样吗? 今天想到两点: pn正向导通会有latch up问题需考虑清楚,如果diode也出现了寄生bjt,那直接用bjt比diode model正准确; 曲率校正,有一些bg会用曲率校正,利用了bjt的β,这在diode里做不到。 ...
NVMe Host Controller IP 1 介绍 NVMe Host Controller IP 可以连接高速存储 PCIe SSD ,无需 CPU 和外部存储器,自动加速处理所有的 NVMe 协议命令,具备独立的数据写入 AXI4-Stream/FIFO 接口和数据读取 AXI4-Stream/FIFO 接口,非常适合于超高容量和超高性能的 ...
大模型时代已经到来,AI大模型技术快速成熟,进入万亿参数时代,对于AI算力性能要求越来越高,表现为计算系统的节点内卡间互联与节点间的网络互联,高速互联的底层是PCIe,对于PCIe的技术迭代和落地迫切。 一、PCIe 5.0 /6.0技术升级 1)信号速率方面 从PCIe 3.0、4.0、5.0 到 6.0,数据速率翻倍递增,6.0支持64GT/ ...
入门这玩意其实花了一些心思, 首先就是搞清楚什么是Emacs,什么是Emacslips 因为项目要求,需要学习一些简单的Emacslips语言来处理一些文档 在最开始在网上找寻资料的时候都是去百度Emacs怎么入门 从来没有想到过是Emacslips语言 这里介绍一下,Emacs是一款类似文本编辑器的软件,可以实现无鼠标操控软件,当然我不 ...
==人类正在走向“奇点”== 凡有的,还要加倍给他叫他多余 没有的,连他所有的也要夺过来.... 神啊,我走过了很长的路, 跋涉了一座座山, 看见了一汪深潭,它是碧绿的,幽深的.... 这是应许之地了吧? “去尝尝吧,它的水是苦的,它的渊是深的... 我愕然 ”它是狂暴的, 它是富饶的 ...
今天看了一天了,LVS验证一直是supply error,我把LVS option的abort lvs on power/grond net errors的对号取消,LVS就跑成功了。是不是vss和vdd哪里短路了还是两个线交叉在一起了啊?
1. 相干采样:要保证后一个输入信号周期内被采样的点和前一个周期的点有一点差别,避免只采到每个周期内一样点从而掩盖了真实性能。所以 需要fs/fin = M/N为无理数 ,并且为了尽可能多的采到不同值, fs/fin取大些 。例如fs/fin=5Ghz/570Mhz=500/57, 那么每采样500个点才会开始采样有重复的点,或者说这500个点 ...
hebut_wolf
489315174
Riching
edadoc2013
刘宇512
骊微电子电源ic
杭州加速科技
mjd888
Xuxans
hirain123
limubai
Iamliutt
小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-3-19 11:41 , Processed in 0.024044 second(s), 4 queries , Gzip On, Redis On.