hebut_wolf的个人空间 https://blog.eetop.cn/analog [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

如何训练新工程师?

热度 86已有 3848 次阅读| 2023-8-22 16:39 |个人分类:感想-感悟|系统分类:芯片设计| 训练, 新员工, analog, 技术能力

“训练”这个词有些残酷的意味。

    1. 工程师必须接受严格的训练,做到只尊重事实和数据,实事求是是工程师成功的关键(无法做到实事求是的人应被淘汰);

    2. 工程师应该理解规格参数合理性和必要性(对不合理的规格参数能一针见血地指出),能理解电路与规格参数的关联,能根据spec选择电路结构,或为决策者提供选择项;

   3. 在analog 电路设计领域,有一些基本的规则需要遵守:如vdsat和vds-vdsat的标准,工程师应该理解这个规则制定的原因;

   4. 在analog电路设计中,工程师应理解自顶向下的系统原理,并具有自底向上的实现能力。在做具体电路设计时,应先做手工计算,再做仿真,“spice monkey”应该被淘汰;

    5. 公司和组织在训练新人时,应强化正确的电路设计观念,比如环路稳定性分析方法,常见的零极点电路形态。对一些专项问题,如失调、噪声、谐波抑制,psr,stf 滤波特性,阻抗匹配等,要强化正确的观念,多做理论推导同时结合仿真,使每个有能力的新人得到最实用的知识。

    6. 在训练新人时,要结合具体例子,最好是两个电路对比的例子,使受训者在不同特点同一功能的电路中,发现电路各自适用的场景。

    7. 对运算放大器要做专项培训,对常见的三级运放需要做3种以上典型例子分析,对AB类驱动的选择场景及加入AB类后的电路优缺点和特性变化做讨论。

    8. 对需要带启动电路的设计要做研究和讨论(如电流模BG和差分运放);

    9. 对analog电路项目流程和项目过程中需要做的文档(adr/pdr/fdr等),要有明确要求;

    10. 鼓励深入思考现有电路原理,不鼓励没有深度的创新。

    11. 有条件的公司和组织,应提供一些失效电路的案例及debug过程,提供优秀的版图设计样例同样重要。

总结一下,我认为新工程师加入公司的价值有两个,一是人才储备(是为更大的项目做准备,而不是为离职人员“填坑”),二是为老工程师提供“教学相长”的机会(也使老兵们走向更上层的设计),深入的提高公司技术能力。

    新人训练的过程是需要耗费资源的。   

    训练合格的新人应该是能打仗的生力军,如果把新人安排到过多琐碎的、程式化的工作上,是浪费人才。

72

点赞

刚表态过的朋友 (72 人)

发表评论 评论 (15 个评论)

回复 Axxxy 2023-8-23 08:25
有道理
回复 nanke 2023-8-23 10:54
难,特别是刚成立的团队,啥东西都不全,本身就不规范,流程和文档不规范和完整,职责也划分不清。公司又希望新人尽快能有贡献,新人直接向主管汇报,但又要老员工带着参与项目,主管新人各有各的主意,新员工和主管有业绩压力想表现,老员工则想让新员工打好基础,这些矛盾老员工无能为力,能防止新人犯错影响项目就不错了,根本无法做到了解新员工,制定培养方案了。自己也是野蛮生长过来的,让新人也自生自灭吧,有兴趣能坚持的自然能脱颖而出。
回复 nanke 2023-8-23 10:58
而且有些简单的东西和规范教过一遍,再教第二遍会很烦,没文档也没时间。
回复 hebut_wolf 2023-8-23 11:17
nanke: 难,特别是刚成立的团队,啥东西都不全,本身就不规范,流程和文档不规范和完整,职责也划分不清。公司又希望新人尽快能有贡献,新人直接向主管汇报,但又要老员 ...
野蛮生长,这个词用得好  我也是这么过来的  希望后来者不再那么痛苦
回复 hebut_wolf 2023-8-23 11:20
nanke: 而且有些简单的东西和规范教过一遍,再教第二遍会很烦,没文档也没时间。
我记得我第二家公司  所有人的电路里面都会写vdsat>150mV   vds-vdsat>150mV
确实是严格把关,如果你没做到,就会收到指责,后来我在别的公司遇到很多bug 都是没有严格执行这个简单规则导致 失配巨大
回复 nanke 2023-8-23 11:37
hebut_wolf: 我记得我第二家公司  所有人的电路里面都会写vdsat>150mV   vds-vdsat>150mV
确实是严格把关,如果你没做到,就会收到指责,后来我在别的公司遇到很多bug 都是没 ...
我也不会执行这个规则。首先是vdsat,一些designer认为不能工作在亚阈值区,认为variation过大,但我经常会让运放输入管,cascode管处于亚阈值区(还包括LDO空载的功率管,替代大电阻的diode接法的mos),vdsat接近3*VT=78mV,主要考虑:(1)主流的cmos工艺如tsmc,以及部分smic的工艺model已经很准了;(2)相同面积下,有更大的gm,比小的variation更重要,offset反而更小。至于vds, 低电压下使用cascode结构需要牺牲vds,甚至部分corner出现vds<vdsat,也能接受,饱和区和非线性区的斜率在纳米工艺差别没那么大了,只要避免深线性区,就比不用cascode强且。不用cascode,为了提高增益就只能用cascade,补偿太难。
回复 hebut_wolf 2023-8-23 16:10
nanke: 我也不会执行这个规则。首先是vdsat,一些designer认为不能工作在亚阈值区,认为variation过大,但我经常会让运放输入管,cascode管处于亚阈值区(还包括LDO空载 ...
哦 我说的是电流镜管
输入差分对和cascode当然不能做这个要求
电流镜管如果vdsat不够比如只有几十mV,当vth失配时,电流失配是很可观的。
回复 傒苏 2023-9-18 09:11
hebut_wolf: 哦 我说的是电流镜管
输入差分对和cascode当然不能做这个要求
电流镜管如果vdsat不够比如只有几十mV,当vth失配时,电流失配是很可观的。 ...
那如果电源电压等于1.2V甚至更小的时候也要满足vdsat>150mV吗
回复 hebut_wolf 2023-9-18 10:43
傒苏: 那如果电源电压等于1.2V甚至更小的时候也要满足vdsat>150mV吗
我在1V vdd的设计中,vdsat也按照150mV 来设计的,但是仅限于电流镜管
对于运放输出级来说,vdsat不能太大  要不摆幅上不去
回复 傒苏 2023-9-18 12:09
hebut_wolf: 我在1V vdd的设计中,vdsat也按照150mV 来设计的,但是仅限于电流镜管
对于运放输出级来说,vdsat不能太大  要不摆幅上不去 ...
感谢您的解答
回复 vannylee 2023-9-18 14:05
请教一下,对于500nA的宽摆幅电流镜,其电流源管子的Vdsat也要>150mV吗?
因为电流这么小的情况下,要想Vdsat>150mV,尺寸必须取倒比管才能使得Vdsat>150mV了。
电流镜用倒比管匹配性会变差吧,一般很少取倒比管?
回复 vannylee 2023-9-18 14:16
nanke: 我也不会执行这个规则。首先是vdsat,一些designer认为不能工作在亚阈值区,认为variation过大,但我经常会让运放输入管,cascode管处于亚阈值区(还包括LDO空载 ...
大佬,请问一下,“饱和区和非线性区的斜率在纳米工艺差别没那么大了”,这个斜率是指什么呀?
回复 张博 2023-10-13 22:05
是个非常好的问题
回复 清风雷 2023-10-27 16:22
vannylee: 请教一下,对于500nA的宽摆幅电流镜,其电流源管子的Vdsat也要>150mV吗?
因为电流这么小的情况下,要想Vdsat>150mV,尺寸必须取倒比管才能使得Vdsat>150mV了。
...
不一定,宽长比的选取可以这样,要看要求
回复 模拟电路爱好者 2023-12-6 14:30
忽略了人性,别人不会教你的。

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 3

    月排名
  • 2

    总排名
  • 34

    关注
  • 306

    粉丝
  • 99

    好友
  • 733

    获赞
  • 174

    评论
  • 1796

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-3 17:29 , Processed in 0.019466 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部