现在还没有相册
现在还没有记录
现在还没有动态
- 模拟电路中的数字部分也很重要 2015-10-08
- 心情 : 郁闷 后仿仿真整个AD在SS corner输出都是乱码，花了两周时间找错误，从运放查到开关电容，今天才发现问题出现在控制开关的逻辑门设计不合理导致这一部 ...
- 深亚微米工艺中的mutiplier和finger以及匹配问题 2015-09-21
- 结合最近一个AD项目的惨痛经历说一下需要注意的几点吧。 1、需要匹配的地方有，差分对称的器件和连线，有比例要求 ...
- 开关电容的热噪声 2015-09-21
- 接触IC设计已经一年半了，刚开始的激情和好奇已经所剩无几了，很多原理性的东西都需要一大堆让人头大的复杂公式推导和扎实的基础，而工程性的东西 ...
-
- ck1739
- 前輩您好 想請教您高速dac的做法 學生我在做20GHz 6bit 的電流式dac，請問低位元有需要做分段嗎 我目前是用純二進制電流源，但是發現inl dnl 在ss corner 時約在0.54LSB左右，超過了0.5LSB，目前還在presim階段而已，並且sfdr也落在37dB左右，posim估計就剩20dB左右了，請問前輩有甚麼建議讓我試試嗎
-
- sunmou
- 大佬你好，看到你给我的展频时钟的帖子的回复，但是我的这个结构中分频器的分频比是固定不变的，频率的改变是通过相位插值器对vco的输出进行动态的调相，从而实现的展频，但是这个里面的原理还是不太懂，找了很多论文也没有详细的解释，想问问大佬你有没有接触过这个结构。
-
- zhaozy18
- 您好，我看到您在帖子中回复了我关于ripple cancelling的问题，想问一下您当时采用这个技术有没有看到相关的文章。您说的C1\C2这个思想我大概理解了，想看看有没有比较细致的解释，感谢
-
- monicaiji
- 你好，请问你有INL DNL的斜坡电压的matlab程序嘛？
-
- tongler
- 大神您好，我是前一阵子提问ADC输出问题的楼主。如果我只测试single tone的话，请问如果使用降采样技术，量化噪声、噪底会不会因为折叠变得很大，导致ENOB和正常的情况不同。而且咱们的带宽是不是也会缩减很多，在测试时只能去用降采样后的采样率去测试低频的信号？这对我们的测试有影响吗，谢谢。
-
- chen_xiao
- 大哥，我现在正在做8位125MSPS的流水线ADC，采样保持电路，的余差放大端的输入共模，在高温低压、ss下在保持相的时候并不能和采样相的共模电压保持相对一致，在tt下却可以，不知道什么原因引起的。
-
- 勇敢的追梦人
- 请问，我仿真LNA的时候，要看带宽内的等效输入噪声，有两种方法一种是结成单位增益负反馈的形式，一种是开环仿真，前者和后着仿真的时候结果并不是很一致，这是什么原因造成的呢，另外全差分结构运放开环仿真带宽内等效输入噪声应该选择哪种仿真方法才能得出最接近运放噪声？还请解惑，不胜感激
-
- lovechip
- 兄弟，在武汉哪家公司？能交流下吗
最近访客
前天 12:28
4 天前
7 天前
2025-12-08
2025-12-08
2025-12-04
2025-12-04
2025-12-03
2025-12-02
2025-11-30
2025-11-26
2025-11-26
2025-11-25
2025-11-24
2025-11-24
2025-11-22
2025-11-21
2025-11-20
/1 
eetop公众号
创芯大讲堂
创芯人才网