chen.terry的个人空间 https://blog.eetop.cn/chx [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料
统计信息

已有 1120 人来访过

    现在还没有相册

    现在还没有记录

  • 自我介绍DSPs, FPGAs, ASICs

查看全部个人资料

    现在还没有动态

Xilinx FPGA局部编译库的方法 2013-08-27
重新安装了X 14.2的工具,超级大,占据硬盘空间16GB之多,烦不胜烦,无奈,只有忍啊!!! 使用modelsim做仿真,发现编译仿真库也出错。后来仔细阅读了modelsim ...
(2005)次阅读|(0)个评论

无权查看

关于FPGA中的复用方法 2012-03-22
FPG的复用方法,查阅相关的资料,FPGA的复用方法的总的原则,时间和面积之间折中。所谓时间,器件的运行频率;所谓面积,器件的占用资源。在实践中,用的较多的 ...
(3661)次阅读|(1)个评论
Xilinx spartan6 ODDR2的用法! 2012-03-17
最近要用spartan6这个器件,听说比较高端。郁闷的是原来spartan3能放下的程序,spartan6不能放下,逻辑资源不够。重头一点一点的堆砌吧,在搞PLL的时候,又遇到 ...
(38236)次阅读|(7)个评论

查看更多

你需要登录后才可以留言 登录 | 注册


userofyours 2016-1-10 21:45
请问这样的话是不是就只能得到一个PLL输出的时钟??如何得到PLL输出的其他时钟,就是一起用这几个时钟,相互之间不干扰
查看全部
最近访客

现在还没有访客

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 13:32 , Processed in 0.012716 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部